JPS627537B2 - - Google Patents

Info

Publication number
JPS627537B2
JPS627537B2 JP5398181A JP5398181A JPS627537B2 JP S627537 B2 JPS627537 B2 JP S627537B2 JP 5398181 A JP5398181 A JP 5398181A JP 5398181 A JP5398181 A JP 5398181A JP S627537 B2 JPS627537 B2 JP S627537B2
Authority
JP
Japan
Prior art keywords
thin film
light
photomask
shielding
transparent substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP5398181A
Other languages
English (en)
Other versions
JPS57167026A (en
Inventor
Jun Uno
Teruhiko Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5398181A priority Critical patent/JPS57167026A/ja
Publication of JPS57167026A publication Critical patent/JPS57167026A/ja
Publication of JPS627537B2 publication Critical patent/JPS627537B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H01L31/02164Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers, cold shields for infrared detectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

【発明の詳細な説明】 この発明は摩擦などによる静電的な帯電および
放電により、遮光薄膜の破壊を防止することがで
きるフオトマスクに関するものである。
従来のフオトマスクは絶縁性の高い透明基板上
に部分的かつ弧立的に形成した遮光薄膜が摩擦な
どによる静電的な帯電および放電により部分的に
欠落、剥離して破壊される。そこで、このフオト
マスクとしての致命的な損傷の発生を防止するた
め、従来は酸化インジウム、酸化スズなどの導電
性を有する金属酸化物を主成分とする透明導電性
薄膜を真空蒸着などの手段により0.01〜0.1μm
程度の厚さに形成していた。すなわち、第1図a
〜第1図cは従来のフオトマスクを製造工程順に
示す断面図である。同図において、1はガラスあ
るいは石英などの絶縁性の高い透明基板、2はこ
の透明基板1上に形成した透明導電性薄膜、3は
この金属または金属酸化物などの遮光薄膜であ
り、この遮光薄膜3を通常のフオトエツチング工
程によつて選択的、部分的に加工除去して所定の
パターンを有する遮光薄膜3aを形成する。4は
フオトレジストのパターンである。
次に、上記構成によるフオトマスクの製造工程
について説明する。まず、第1図aに示すよう
に、絶縁性の透明基板1上に透明導電性薄膜2を
形成したのち、この透明導電性薄膜2上に金属ま
たは金属酸化物などの遮光薄膜3を形成し、パタ
ーン形成前のマスクいわゆるブランクプレートを
作成する。次に、第1図bに示すように、この遮
光薄膜3をフオトレジストのパターン4をマスク
として通常のフオトエツチング工程によつて選択
的・部分的に加工除去して、所定のパターンを有
する遮光薄膜3aを形成すると共に、第1図cに
示すように、遮光薄膜3aと同じパターンの透明
導電性薄膜2aを形成し、フオトマスクとしての
加工を終了する。
しかしながら、従来のフオトマスクは帯電防止
策として設けた透明導電性薄膜の材料が金属酸化
物であり、遮光薄膜と類似の物質であるため、こ
の遮光薄膜をプラズマエツチングなどの真空中で
の放電によつて加工する場合、第1図cに示すよ
うに透明導電性薄膜の露光した部分がエツチング
作用を受けて変質し、除去され、プレート表面全
体に亘る均一な導電性を失なうなどの欠点があつ
た。
したがつて、この発明の目的は遮光薄膜加工時
における導電性薄膜の損傷を防止し、フオトマス
クとしての使用時における遮光薄膜の静電破壊に
よるパターン変形を防止することができるフオト
マスクを提供するものである。
このような目的を達成するため、この発明はガ
ラスあるいは石英などの絶縁性の透明基板と、こ
の透明基板上に形成した導電性を有するアモルフ
アス半導体薄膜と、このアモルフアス半導体薄膜
上に形成した金属または金属酸化物などの遮光薄
膜とを備えるものであり、以下実施例を用いて詳
細に説明する。
第2図a〜第2図cはこの発明に係るフオトマ
スクの一実施例を製造工程順に示す断面図であ
る。一例として、アモルフアス半導体としてアモ
ルフアスシリコンを用いる場合について説明す
る。同図において、5はアモルフアスシリコン膜
などの電気伝導度の高いアモルフアス半導体薄膜
である。
次に、上記構成によるフオトマスクの製造工程
について説明する。まず、第2図aに示すよう
に、絶縁性の透明基板1上に電気伝導度の高いア
モルフアス半導体薄膜5をプラズマ分解法によつ
て形成する。すなわち、数Torr程度に減圧され
た反応室内に、水素(H2)をキヤリアガスとし
て、シリコン材料となるシラン(SiH4)を、また
導電性を与える不純物の添加のために、ホスフイ
ン(PH3)もしくはジボラン(B2H6)などのガスを
送り込み、高周波放電を行なわせることにより、
基板上に導電性を有するアモルフアスシリコン薄
膜5を形成することができる。この場合、基板を
予め加熱しておくことにより、電気伝導度のより
高い薄膜が得られる。適当な条件を選ぶことによ
り電気抵抗率が1〜10Ω・cmのアモルフアスシリ
コン薄膜5を形成することができる。一方、この
アモルフアスシリコン薄膜5の光学的特性として
はこれまでに知られているように、可視光に対す
る吸収係数が大きいという性質があり、透明導電
性膜としての有用性について考察する必要があ
る。例えば光が透過する物質の厚さをdとし、物
質の光に対する吸収係数をKとすれば、光の透過
率Tは次式で示すことができる。
T=exp(−k・d) ただし、この式では入射波と反射波との干渉に
よる効果は考慮していない。フオトマスクに関す
る光の代表的な波長として0.4μmの波長の光に
対して、アモルフアスシリコンの吸収係数はおよ
そ105/cmであることが知られている。したがつ
て、アモルフアスシリコン薄膜の厚さが10nmの
場合には光の透過率Tは1/e、すなわち約37%
の光しか透過しないことになり、この程度の厚さ
がフオトマスク導電性薄膜として使用する場合の
上限と考えられる。アモルフアスシリコン薄膜の
厚さを5nmに選べば光の透過率Tは約60%に達
する。
このようにして、絶縁性の透明基板1上に透明
導電性薄膜としてのアモルフアスシリコン薄膜5
を形成したのち、金属または金属酸化物などの遮
光薄膜3を被着して、いわゆるブランクプレート
を作ることができる。この場合、アモルフアスシ
リコン薄膜5の厚さを5nm、またその電気抵抗
率を10Ω・cmとした場合には導電性薄膜として
20MΩ/□のシート抵抗値が得られる計算にな
り、この値はプレート表面の不均一な帯電を防止
するに十分な値であり、フオトマスクパターンの
静電的な破壊を防ぐことができる。次に、第2図
bに示すように、前記ブランクプレートをいわゆ
るドライエツチングにより加工する場合には、エ
ツチングの進行に伴つて、遮光薄膜3が部分的に
除去された後に露出するアモルフアスシリコン薄
膜が、変質もしくは除去されにくい利点があり、
加工完了時において、プレート表面の均一な導電
性を失なうことがない。一例として、遮光薄膜3
として金属クロム(Cr)を選び、塩素(Cl)を
含む減圧雰囲気中で高周波放電を行ない、生じた
ガスプラズマ中でエツチングを行なう場合につい
て説明する。まず、遮光薄膜3であるクロムを部
分的に除去してパターンを形成するにはブランク
プレート上に一旦フオトレジストを塗布し、これ
に所定のパターンに従つて部分的、選択的に露光
を行い、現像処理によつて得られるフオトレジス
トのパターン4をマスクとしてエツチングを行な
う。したがつて、エツチングは前記レジストパタ
ーンが変形もしくは除去されないような比較的隠
やかな条件で実施する必要がある。上述のクロム
に対する塩素系プラズマによるドライエツチング
を行なう際に、ブランクプレートを一方の電極と
して用いるとすればレジストパターン4に変形を
与えないためには印加できる高周波電力はブレー
ト裏面を適当な手段によつて冷却したとしても
高々数Watt/cm2が上限である。この程度の条件
において、クロム膜のエツチング速度として厚さ
0.1μmのクロム薄膜を5〜10分で除去すること
ができる。一方、前記限度以下の電力においては
塩素系プラズマ中におけるアモルフアスシリコン
薄膜5はエツチングされず、10分以上プラズマに
曝しても膜厚の変化は認められない。したがつ
て、第2図cに示すように、フオトマスクを形成
することができ、ドライエツチングによつて弧立
的なパターンの遮光薄膜3aを形成した後にも、
プレート表面に不均一な帯電を伴うことなく、静
電的なパターンの破壊現象を効果的に防ぐことが
できる。
なお、上記実施例ではアモルフアス半導体とし
て、アモルフアスシリコンを用いて説明したが、
これに限定せず、ゲルマニウム(Ge)、セレン
(Se)などのアモルフアス薄膜についても同様に
できることはもちろんである。また、電気伝導度
の高いアモルフアスシリコン膜はプラズマ分解法
によつて得られることを説明したが、通常の真空
蒸着法、反応性スパツタ法、イオンブレーテイン
グ法、CVD(Chemical Vavor Deposition)法な
どでは得られないことはもちろんである。
以上、詳細に説明したように、この発明に係る
フオトマスクによれば透明導電性薄膜の素材とし
て、遮光薄膜とは化学的に類似しない物質を用い
るので、遮光薄膜の加工に際して、透明導電性薄
膜が変質または除去されることがなくそれだけ安
定した導電性を維持することができるなどの効果
がある。
【図面の簡単な説明】
第1図a〜第1図cは従来のフオトマスクを製
造工程順に示す断面図、第2図a〜第2図cはこ
の発明に係るフオトマスクの一実施例を製造工程
順に示す断面図である。 1……透明基板、2および2a……透明導電性
薄膜、3および3a……遮光薄膜、4……フオト
レジスト、5……アモルフアス半導体薄膜。な
お、図中、同一符号は同一または相当部分を示
す。

Claims (1)

  1. 【特許請求の範囲】 1 ガラスあるいは石英などの絶縁性の透明基板
    と、この透明基板上に形成した導電性を有するア
    モルフアス半導体薄膜と、このアモルフアス半導
    体薄膜上に形成した金属または金属酸化物などの
    遮光薄膜とを備えたことを特徴とするフオトマス
    ク。 2 前記アモルフアス半導体薄膜の透明基板上へ
    の形成はプラズマ分解法によつて行なうことを特
    徴とする特許請求の範囲第1項記載のフオトマス
    ク。
JP5398181A 1981-04-08 1981-04-08 Photo mask Granted JPS57167026A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5398181A JPS57167026A (en) 1981-04-08 1981-04-08 Photo mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5398181A JPS57167026A (en) 1981-04-08 1981-04-08 Photo mask

Publications (2)

Publication Number Publication Date
JPS57167026A JPS57167026A (en) 1982-10-14
JPS627537B2 true JPS627537B2 (ja) 1987-02-18

Family

ID=12957796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5398181A Granted JPS57167026A (en) 1981-04-08 1981-04-08 Photo mask

Country Status (1)

Country Link
JP (1) JPS57167026A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59123840A (ja) * 1982-12-29 1984-07-17 Konishiroku Photo Ind Co Ltd 露光マスクの製造方法

Also Published As

Publication number Publication date
JPS57167026A (en) 1982-10-14

Similar Documents

Publication Publication Date Title
US4746628A (en) Method for making a thin film transistor
JP3542118B2 (ja) 非反射物質層の形成及びこれを利用した半導体製造方法、及びトランジスタゲートスタックの形成方法
JPH02244507A (ja) インジウムすず酸化物薄層のエッチング方法及び透明電気導電パターンの形成方法
US4344817A (en) Process for forming tin oxide conductive pattern
JPH0618215B2 (ja) 薄膜トランジスタの製造方法
EP0403936B1 (en) Method for producing a conductive oxide pattern
US5264077A (en) Method for producing a conductive oxide pattern
US4502917A (en) Process for forming patterned films
JPH02138736A (ja) 遮光性薄膜のエッチング方法
JPS627537B2 (ja)
JP2788649B2 (ja) フォトマスクブランク及びフォトマスク
JPH0918006A (ja) 薄膜トランジスタおよびその製造方法
JPS6111749A (ja) フオトマスクブランク
JPH069246B2 (ja) 薄膜トランジスタの製造方法
JPH07120806B2 (ja) 薄膜電界効果トランジスターの製造方法
US4239787A (en) Semitransparent and durable photolithography masks
JPS61187369A (ja) 薄膜トランジスタの製造方法
JP2515981B2 (ja) 薄膜トランジスタ
US5686320A (en) Method for forming semiconductor layer of thin film transistor by using temperature difference
JPH07142737A (ja) 薄膜トランジスタの製造方法
JPH0661198A (ja) 薄膜素子の製造方法
JPS59181583A (ja) 光センサの製造方法
JPH0555567A (ja) Tftマトリクスの製造方法
KR100299514B1 (ko) 반도체 소자의 제조방법
KR920005635B1 (ko) 차광성 박막의 에칭방법.