JPS6263352A - デイスクキヤツシユ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置のディスクキャッシュ装置に関
する。

ここで、「ディスクキャッシュ装置」とは、磁気ディス
ク装置または光デイスク装置その他のディスク装置とプ
ロセッサとの間に接続され、キャッシュメモリを備え、
ディスク装置から読出したデータを一時格納しておき、
高速アクセスに対応できるようにした装置をいう。

〔概　要〕

本発明は、情報処理装置のディスクキャッシュ装置にお
いて、 チャネル制御部、ディスク制御部およびキャッシュ制御
部間に高速データ転送を行う共通バスを設け、チャネル
制御部およびディスク制御部には２組の直接メモリアク
セス手段（ＤＭＡ）を設け、これを介し同時にデータ転
送を行うときは待合手段で制御して時分割でデータ転送
を行うことにより、 簡単な回路で安価にかつディスク装置に対するデータ転
送性能を落とさないようにしたものである。

〔従来の技術〕

従来、ディスクキャッシュ装置は書込時にはディスク装
置およびキャッシュメモリの両方にデータ転送し、また
続出時にはキャッシュがミスヒントすると、ディスク装
置からのデータをチャネルおよびキャッシュメモリの両
方に転送する必要があるために、所定の回転で書込およ
び続出を行うディスク装置の性能を出すことができなか
った。

ディスク装置の性能を出すためには、内部のデータ転送
性能を２倍にするか、内部に大きなデータバッファをも
たせる必要があった。

〔発明が解決しようとする問題点〕

しかし、このような従来のディスクキャッシュ装置では
、回路が複雑になり高価な装置になる欠点があった。

本発明は上記の欠点を解決するもので、簡単な回路で安
価にかつ高性能なディスクキャッシュ装置を提供するこ
とを目的とする。

〔問題点を解決するための手段〕

本発明は、相互接続手段により接続されたチャネル制御
部、ディスク制御部およびキャッシュ制御部を備えたデ
ィスクキャッシュ装置において、上記相互接続手段は各
制御部間に接続された共通バスを含み、上記チャネル制
御創部および上記ディスク制御部はそれぞれバッファを
含む直接メモリアクセス手段の２組と、この２組の直接
メモリアクセス手段の待ち合わせ制御を行う待合手段と
を含み上記キャッシュ制御部は、バッファを含む直接メ
モリアクセス手段を１組含むことを特徴とする。

〔作　用〕

本発明は、チャネル制御部およびディスク制御部にはそ
れぞれ２組の直接アクセス手段および同時に転送を行−
うときにこの２組の直接アクセス手段の待ち合わせ制御
を行う待合手段があるので、一方の直接アクセス手段が
ディスク装置をアクセス中であっても、他方の直接アク
セス手段によりキャッシュメモリのアクセスが可能とな
る。また、各制御部は共通バスにより接続されているの
で、時分割で高速データ転送を行うことにより、簡単な
回路で安価にかつ高性能なデータ転送ができる。

〔実施例〕

本発明の実施例について図面を参照して説明する。

第１図は本発明一実施例ディスクキャッシュ装置のブロ
ック構成図である。第１図において、チャネルがデータ
線１０１を介してチャネル制御部ｌに接続される。

ここで本発明の特徴とするところは、一点鎖線で囲む直
接メモリアクセス部分である。すなわち、チャネル制御
部１にはバッファを含む２個の直接メモリアクセス回路
１１および１２が含まれ時分割でデータ転送を行う。ま
た待合回路１３が含まれ直接メモリアクセス回路１１お
よび１２の待合せ制御を行う。チャネル制御部１はデー
タ線１０２を介して高速データ転送が行われるバス線１
００に接続される。

バス線１００はデータ線１０３および１０４を介してそ
れぞれディスク制御部２およびキャッシュ制御部３に接
続される。ディスク制御部２には待合回路２３およびバ
ッファを含む２個の直接メモリアクセス回路２１および
２２が含まれ、キャッシュ制御部３にはバッファを含む
１個の直接メモリアクセス回路３１が含まれる。ディス
ク制御部２はデータ線１０５を介してディスク装置に接
続される。キャッシュ制御部３はキャッシュメモリ部４
に接続される。

上記バッファは相手先の状態に応じて一時データを格納
するために設けられる。

このような構成のディスクキャッシュ装置の動作につい
て説明する。第２図は本発明のディスクキャッシュ装置
の書込時のデータの流れを示す図である。第２図におい
て、斜線部分はデータの流れを示す。１１．１２．２１
．２２および３１は直接メモリアクセス回路で、それぞ
れ直接メモリアクセス回路１１はチャネル制御部１から
ディスク制御部２へ、直接メモリアクセス回路１２はチ
ャネル制御部１からキャッシュ制御部３へ、直接メモリ
アクセス回路２１はディスク制御部２からディスク装置
へ、直接メモリアクセス回路３１はキャッシュ制御部３
からキャッシュメモリ部４ヘデータ転送の制御を行う。

待合回路１３．２３は同時に転送を行う２組の直接メモ
リアクセス回路に対して待ち合わせの制御を行う。その
他の記号および接続は第１図と同じである。

第３図は本発明のディスクキャッシュ装置の続出時にキ
ャッシュミスヒツトしたときのデータの流れを示す図で
ある。記号および接続はすべて第２図と同じである。

書込時には第２図に示すように、チャネルからのデータ
が同時に直接メモリアクセス回路１１および１２のバッ
ファに入り、転送相手であるディスク制御部２およびキ
ャッシュ制御部３の状態に応じて直接メモリアクセス回
路１１および１２によりデータの転送が開始される。バ
ス線１００はディスク装置１０５へのデータ転送性能の
２倍以上を持たせることにより、上記データ転送が所定
量毎に時分割して両方から送られてもディスク装置に対
するデータ転送性能を落とすことはない。

続出時にキャッシュがヒツトした場合には、キャッシュ
メモリ部４から読出されたデータはキャッシュ制御部３
内の直接メモリアクセス回路３１を通してチャネル制御
部１に送られる。キャッシュがミスヒツトした場合には
第３図に示すように、ディスク装置から読出す必要があ
り、読出されたデータがディスク制御部２内の直接メモ
リアクセス回路２１および２２に同時に入り転送相手で
あるチャネル制御部１およびキャッシュ制御部３の状態
に応じて直接メモリアクセス回路２１および２２により
データ転送が行われる。

また、書込時にチャネル制御部１内の直接メモリアクセ
ス回路１１および１２がデータ転送を開始する前に、送
り先であるディスク制御部２およびキャッシュ制御部３
の状態を待合回路１３が見て片方がビジー状態で転送を
開始できない状態であれば、直接メモリアクセス回路１
１および１２に対して転送開始を待ち合わせるように指
示する。

同様に続出時には、ディスク制御部２内の直接メモリア
クセス回路２１および２２がデータ転送を開始する前に
送り先であるチャネル制御部１およびキャッシュ制御部
３の状態を待合回路２３が見て、片方がビジー状態で転
送を開始できない状態であれば直接メモリアクセス回路
２１および２２に対して転送開始を待ち合わせるように
指示する。

〔発明の効果〕

以上説明したように、本発明は、内部に高速データ転送
を行うバスを設け、各ブロック相互を別々に直接メモリ
アクセス方式でデータ転送を行うことにより、簡単な回
路で安価にかつ高性能なデータ転送を行うことができる
優れた効果がある。

【図面の簡単な説明】

第１図は本発明一実施例ディスクキャッシュ装置のブロ
ック構成図。 第２図は本発明のディスクキャッシュ装置の書込時のデ
ータの流れを示す図。 第３図は本発明のディスクキャッシュ装置の続出時にお
けるキャッシュミスヒツト時のデータの流れを示す図。 １・・・チャネル制御部、２・・・ディスク制御部、３
・・・キャッシュ制御部、４・・・キャッシュメモリ部
、１１．１２．２１．２２．３１・・・直接メモリアク
セス回路（ＤＭＡ）　、１３．２３・・・待合回路（Ｗ
）　、１００・・・バス線、１０１〜１０５・・・デー
タ線。

Claims (1)

【特許請求の範囲】
1. （１）相互接続手段により接続されたチャネル制御部、
   ディスク制御部およびキャッシュ制御部を備えたディス
   クキャッシュ装置において、 上記相互接続手段は各制御部間に接続された共通バスを
   含み、 上記チャネル制御部および上記ディスク制御部はそれぞ
   れバッファを含む直接メモリアクセス手段の２組と、 この２組の直接メモリアクセス手段の待ち合わせ制御を
   行う待合手段と を含み 上記キャッシュ制御部は、バッファを含む直接メモリア
   クセス手段を１組含む ことを特徴とするディスクキャッシュ装置。