JPS6194167A - 周辺制御装置 - Google Patents
周辺制御装置Info
- Publication number
- JPS6194167A JPS6194167A JP21476384A JP21476384A JPS6194167A JP S6194167 A JPS6194167 A JP S6194167A JP 21476384 A JP21476384 A JP 21476384A JP 21476384 A JP21476384 A JP 21476384A JP S6194167 A JPS6194167 A JP S6194167A
- Authority
- JP
- Japan
- Prior art keywords
- local memory
- common bus
- peripheral
- transfer
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、周辺制御装置に関し、特に、データ転送制御
装置に関するものである。
装置に関するものである。
従来の技術
一本の共通バスにＣＰＵ 、メモリを含め多数の周辺装
置を接続する形式のシステムでは、システム構成能力、
自由度が大きくなるの忙対して共通バスの転送能力の限
界から種々のシステム構成上の制限が生じる。また、磁
気ディスク装置等の周辺装置等では記憶容量の増大によ
り記録密度の高密度化が行われ、増々高速のデータ転送
速度が要求されて来ている。
置を接続する形式のシステムでは、システム構成能力、
自由度が大きくなるの忙対して共通バスの転送能力の限
界から種々のシステム構成上の制限が生じる。また、磁
気ディスク装置等の周辺装置等では記憶容量の増大によ
り記録密度の高密度化が行われ、増々高速のデータ転送
速度が要求されて来ている。
そこで、従来の周辺制御装置では高速のデータ転送速度
に対応するために、周辺制御装置内にデータバッファと
してのメモリを設けることが行われている（％開昭５８
−１６６４６９号公報）。
に対応するために、周辺制御装置内にデータバッファと
してのメモリを設けることが行われている（％開昭５８
−１６６４６９号公報）。
しかしながら、この方式でも常に周辺装置と主記憶装置
との間でデータ転送を行うために、共通バス上のトラフ
ィックを下げる効果は無く、共通バスの転送能力のネッ
クによるシステムの処理能力の低下を招いている。
との間でデータ転送を行うために、共通バス上のトラフ
ィックを下げる効果は無く、共通バスの転送能力のネッ
クによるシステムの処理能力の低下を招いている。
発明の目的
本発明は従来の技術に内在する上記欠点を解消する為に
なされたものであり、従って本発明の目的は、周辺制御
装置内に中央処理装置から主記憶装置と等価にアクセス
可能なローカルメモリを持ち、周辺装置、ローカルメモ
リ間のデータ転送を制御する制御回路と、ローカルメモ
リ、主記憶装置のデータ転送を制御する制御回路と、ロ
ーカルメモリの共通バスからのリードライトを制、御す
る制御回路により、周辺装置から主記憶装置への不必要
なデータ転送を減らし、共通バス上のトラフィックを下
げ、システムの処理効率を上げることにある。
なされたものであり、従って本発明の目的は、周辺制御
装置内に中央処理装置から主記憶装置と等価にアクセス
可能なローカルメモリを持ち、周辺装置、ローカルメモ
リ間のデータ転送を制御する制御回路と、ローカルメモ
リ、主記憶装置のデータ転送を制御する制御回路と、ロ
ーカルメモリの共通バスからのリードライトを制、御す
る制御回路により、周辺装置から主記憶装置への不必要
なデータ転送を減らし、共通バス上のトラフィックを下
げ、システムの処理効率を上げることにある。
発明の構成
上記目的を達成する為に、本発明に係る周辺制御装置は
、共通バスを持つシステムにおいて、周辺制御装置に内
蔵されるローカルメモリと、周辺装置と前記ローカルメ
モリとの間のデータ転送を制御する第１の制御回路と、
前記ローカルメモリと主記憶装置との間のデータ転送を
制御する第２の制御回路と、共通バス上の任意の装置か
らの前記ローカルメモリの読出し省込みを制御する第３
の制御回路とを具備して構成される。
、共通バスを持つシステムにおいて、周辺制御装置に内
蔵されるローカルメモリと、周辺装置と前記ローカルメ
モリとの間のデータ転送を制御する第１の制御回路と、
前記ローカルメモリと主記憶装置との間のデータ転送を
制御する第２の制御回路と、共通バス上の任意の装置か
らの前記ローカルメモリの読出し省込みを制御する第３
の制御回路とを具備して構成される。
また、前記第１の制御回路は前記ローカルメモリの任意
のアドレスを周辺装置とのバッファとして設定出来る機
構を持ち、前記第２の制御回路は前記ローカルメモリの
任意のアドレスに設定されたバッファと主記憶装置上の
任意のアドレスに設定されたバッファ間のデータ転送を
行うことが出来る機構を持ち、前記第３の制御回路は共
通バス上の装置から指定されたアドレスで前記ローカル
メモリの読出し簀込みを行うことが出来る。
のアドレスを周辺装置とのバッファとして設定出来る機
構を持ち、前記第２の制御回路は前記ローカルメモリの
任意のアドレスに設定されたバッファと主記憶装置上の
任意のアドレスに設定されたバッファ間のデータ転送を
行うことが出来る機構を持ち、前記第３の制御回路は共
通バス上の装置から指定されたアドレスで前記ローカル
メモリの読出し簀込みを行うことが出来る。
発明の実施例
以下、本発明をその好ましい一実施例について図面を参
照して詳細に説明する。
照して詳細に説明する。
第１図は本発明が適用されている周辺制御装置の一実施
例を示すブロック構成図である。第１図において参照番
号１は共通バスを示し、該共通バス１には本実施例の周
辺制御装置、他の周辺制御装置、主記憶装置、中央処理
装置等が接続される。
例を示すブロック構成図である。第１図において参照番
号１は共通バスを示し、該共通バス１には本実施例の周
辺制御装置、他の周辺制御装置、主記憶装置、中央処理
装置等が接続される。
周辺インタフェース５はローカルメモリ４と周辺装置２
−１〜２−３とのデータ転送を制御する。
−１〜２−３とのデータ転送を制御する。
ＤＭＡ転送回路６はローカルメモリ４と共通バス１を通
した主記憶装置とのデータ転送を制御する。
した主記憶装置とのデータ転送を制御する。
入出力転送回路は７０−カルメモリ４と共通バス１を通
した中央処理装置との情報転送を制御する。
した中央処理装置との情報転送を制御する。
バスインタフェース８は共通バス１上での競合制御等の
制御を行う。制御回路３は本周辺制御装置全体の制御を
マイクロプログラム制御により行っている。
制御を行う。制御回路３は本周辺制御装置全体の制御を
マイクロプログラム制御により行っている。
次に本実施例の動作について述べる。
周辺装置が磁気ディスク装置のようなファイル装置の場
合であって、ファイルの内容がプログラムのオブジェク
トファイルの様な場合には、ファイルの内容をすべて主
記憶装置に転送する必要があるが、ファイルの内容がプ
ログラムのソース又はデータ等の場合には、周辺装置か
ら周辺制御装置内のローカルメモリ４に一担転送し、中
央処理装置よシ直接このローカルメモリ４内でデータの
検索、移送、削除、追加等を行うことにより、無駄な共
通バスの使用を減らすことが出来る。
合であって、ファイルの内容がプログラムのオブジェク
トファイルの様な場合には、ファイルの内容をすべて主
記憶装置に転送する必要があるが、ファイルの内容がプ
ログラムのソース又はデータ等の場合には、周辺装置か
ら周辺制御装置内のローカルメモリ４に一担転送し、中
央処理装置よシ直接このローカルメモリ４内でデータの
検索、移送、削除、追加等を行うことにより、無駄な共
通バスの使用を減らすことが出来る。
周辺装置２−１〜２−３からのデータは、周辺インタフ
ェース５によりローカルメモリ４上のソフトウェアによ
り指定されたバッファエリアに転送される。周辺装置２
−１〜２−３からローカルメそり４への転送の終了は入
出力転送回路７により中央処理装置に割込として通知さ
れる。ソフトウェアはこの割込により転送の終了を受け
ると、主記憶装置に転送するデータの場合には、 ＤＭ
Ａ転送回路６によジローカルメモリ４のバッファエリア
から主記憶装置に転送を指示する。ＤＭＡ転送回路６で
は、ローカルメモリ４上のアドレスと主記憶装置上のア
ドレスの二組のアドレスカウンタを持ち、ＤＭＡ転送を
行う。また、データの加工が必要な場合には、入出力転
送回路７により直接ローカルメモリ４上のデータのリー
ドライトを行う。
ェース５によりローカルメモリ４上のソフトウェアによ
り指定されたバッファエリアに転送される。周辺装置２
−１〜２−３からローカルメそり４への転送の終了は入
出力転送回路７により中央処理装置に割込として通知さ
れる。ソフトウェアはこの割込により転送の終了を受け
ると、主記憶装置に転送するデータの場合には、 ＤＭ
Ａ転送回路６によジローカルメモリ４のバッファエリア
から主記憶装置に転送を指示する。ＤＭＡ転送回路６で
は、ローカルメモリ４上のアドレスと主記憶装置上のア
ドレスの二組のアドレスカウンタを持ち、ＤＭＡ転送を
行う。また、データの加工が必要な場合には、入出力転
送回路７により直接ローカルメモリ４上のデータのリー
ドライトを行う。
入出力転送回路７は、共通バス１よシ周辺制御装置のユ
ニット番号、ローカルメモリ上のアドレス、データを共
通バス１よシ受けとり、ローカルメモリ４のリード／ラ
イトを行う。データの加工が終つたローカルメモリ４上
のデータはふたたび周辺インタフェース５により周辺装
置に転送される。
ニット番号、ローカルメモリ上のアドレス、データを共
通バス１よシ受けとり、ローカルメモリ４のリード／ラ
イトを行う。データの加工が終つたローカルメモリ４上
のデータはふたたび周辺インタフェース５により周辺装
置に転送される。
ローカルメモリ４から周辺装置への転送の終了は人出転
送回路７にｊＪ中央処理装置に割込として通知される。
送回路７にｊＪ中央処理装置に割込として通知される。
主記憶装置から周辺装置２−１〜２−３に転送するデー
タは、−担ＤＭＡ転送回路６によジローカルメモリ４に
転送された後に１０−カルメモリ４から周辺インタフェ
ース５により周辺装置２−１〜２〜３に転送される。
タは、−担ＤＭＡ転送回路６によジローカルメモリ４に
転送された後に１０−カルメモリ４から周辺インタフェ
ース５により周辺装置２−１〜２〜３に転送される。
データファイル等では、周辺制御装置内のローカルメモ
リの内容を中央処理装置より直接リード／ライト出来る
機能を実現することにより、ファイルの内容をすべて主
記憶装置に転送せずに処理を行うことが出来る場合が多
い。そこで、周辺制御装置にこのような機能を持たせる
ことＫよシ、共通バス上の不必要なデータ転送を無くシ
、共通バスを効率良く使用し、システムの処理能力を向
上させることが出来る。
リの内容を中央処理装置より直接リード／ライト出来る
機能を実現することにより、ファイルの内容をすべて主
記憶装置に転送せずに処理を行うことが出来る場合が多
い。そこで、周辺制御装置にこのような機能を持たせる
ことＫよシ、共通バス上の不必要なデータ転送を無くシ
、共通バスを効率良く使用し、システムの処理能力を向
上させることが出来る。
発明の効果
本発明は、以上説明したような構成を持つことにより、
共通バス上での不必要なデータ転送を減らし、共通バス
を効率良く使用することＫより、システムの処理能力を
上げる効果がある。
共通バス上での不必要なデータ転送を減らし、共通バス
を効率良く使用することＫより、システムの処理能力を
上げる効果がある。
第１図は本発明に係る周辺制御装置の一実施例を示すブ
ロック構成図である。
ロック構成図である。
Claims (1)
- 共通の通信バス（以下共通バスと呼ぶ）に接続された主
記憶装置、中央処理装置及び周辺制御装置を持つシステ
ムにおいて、周辺制御装置に内蔵される記憶装置と、周
辺制御装置に接続される周辺装置との間のデータ転送を
制御し前記記憶装置の任意のアドレスからデータ転送を
開始することが出来る第１の論理回路と、前記主記憶装
置と前記記憶装置との間のデータ転送を制御し前記主記
憶装置の任意のアドレス及び前記記憶装置の任意のアド
レスからデータ転送を開始することが出来る第２の論理
回路と、前記共通バス上の装置から指定されたアドレス
情報により前記記憶装置の読出し及び書込み動作を制御
する第３の論理回路とを持つことを特徴とする周辺制御
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21476384A JPS6194167A (ja) | 1984-10-13 | 1984-10-13 | 周辺制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21476384A JPS6194167A (ja) | 1984-10-13 | 1984-10-13 | 周辺制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6194167A true JPS6194167A (ja) | 1986-05-13 |
Family
ID=16661131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21476384A Pending JPS6194167A (ja) | 1984-10-13 | 1984-10-13 | 周辺制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6194167A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8238725B2 (en) * | 2001-08-20 | 2012-08-07 | Broadcom Corporation | System and method for providing personal video recording trick modes |
-
1984
- 1984-10-13 JP JP21476384A patent/JPS6194167A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8238725B2 (en) * | 2001-08-20 | 2012-08-07 | Broadcom Corporation | System and method for providing personal video recording trick modes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3580630B2 (ja) | 消費電力を管理するシステム及び電源を管理する方法 | |
| JPS6194167A (ja) | 周辺制御装置 | |
| JPH1185413A (ja) | 記録装置 | |
| JPS6331806B2 (ja) | ||
| JPS61190644A (ja) | キヤツシユデイスクサプシステム | |
| JPH0322156A (ja) | 磁気ディスク装置 | |
| JPH0246967B2 (ja) | ||
| JP2642087B2 (ja) | 主記憶装置間データ転送処理機構 | |
| JPS59172186A (ja) | キヤツシユ・メモリ制御方式 | |
| JPS6053326B2 (ja) | 入出力制御装置のデ−タ２重記録方式 | |
| JPS62298827A (ja) | 半導体フアイルメモリ制御装置 | |
| JPH05158782A (ja) | 記憶装置 | |
| JPS61198327A (ja) | デイスクバツフア装置 | |
| JPS63217460A (ja) | バツフア制御回路 | |
| JPH01240960A (ja) | Ｄｍａ転送制御回路 | |
| KR20020058419A (ko) | 스트림 데이터 기록에 최적화된 스마트 미디어 컨트롤러 | |
| JPH0833801B2 (ja) | データブロック制御装置 | |
| JPS6263351A (ja) | デイスクキヤツシユ装置 | |
| JPS62271037A (ja) | デ−タ転送制御方式 | |
| JPH0727510B2 (ja) | 非同期転送制御装置 | |
| JPS61285566A (ja) | 入出力制御装置 | |
| JPS6121543A (ja) | デ−タ転送装置 | |
| JPS5991564A (ja) | 磁気デイスク装置のデ−タ転送方式 | |
| JPH04341237A (ja) | 記録・再生装置 | |
| JPH05257864A (ja) | 直接メモリアクセス装置 |