JPS6254467A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6254467A JPS6254467A JP19360785A JP19360785A JPS6254467A JP S6254467 A JPS6254467 A JP S6254467A JP 19360785 A JP19360785 A JP 19360785A JP 19360785 A JP19360785 A JP 19360785A JP S6254467 A JPS6254467 A JP S6254467A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- polycrystalline silicon
- gate
- layer
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置特にＭＯ５型集積回路のゲート電極
構造とそれと同時に形成される拡散ＮｗＩＩ造に関し、
配線抵抗の低減とパンチスルーの抑制を図ることに関す
る。
構造とそれと同時に形成される拡散ＮｗＩＩ造に関し、
配線抵抗の低減とパンチスルーの抑制を図ることに関す
る。
本発明は、Ｍ Ｏｓ、半導体装置において、特に多結晶
シリコンと高融゛点金属二層からなるゲート配線で多結
晶シリコン上のみならず側面にも高融点金属を形成しシ
リサイド化させ配線を低抵抗化し、カッコの構造を利用
して、よりパンチスルーヲ抑制するトランジスタを実現
するものである・〔従来の技術〕 従来のＭＯ８型半導体装置は微細化に伴ない、配線抵抗
の増大、短チャンネル化の問題が顕在化して来ており、
これの対応策として前者に対して多結晶シリコンと高融
点金属と二層からなるゲート配線いわゆるポリサイド技
術と後者についてはゲート近傍の拡散層の濃度を下げか
つ拡散深さを層は濃度を従来通りの比較的高濃度で拡散
深さも比較的深いいわゆるＬＤＤ構造を用いられる様に
なってきている。
シリコンと高融゛点金属二層からなるゲート配線で多結
晶シリコン上のみならず側面にも高融点金属を形成しシ
リサイド化させ配線を低抵抗化し、カッコの構造を利用
して、よりパンチスルーヲ抑制するトランジスタを実現
するものである・〔従来の技術〕 従来のＭＯ８型半導体装置は微細化に伴ない、配線抵抗
の増大、短チャンネル化の問題が顕在化して来ており、
これの対応策として前者に対して多結晶シリコンと高融
点金属と二層からなるゲート配線いわゆるポリサイド技
術と後者についてはゲート近傍の拡散層の濃度を下げか
つ拡散深さを層は濃度を従来通りの比較的高濃度で拡散
深さも比較的深いいわゆるＬＤＤ構造を用いられる様に
なってきている。
しかし、前述の従来技術では
ａ）ポリサイド技術を用いても１μｍより配線金属が細
くなってくると配線抵抗は無視できなくなってくるたと
えば配線幅１μｍ１長さ２ｍの抵抗を考えたときに配線
抵抗は多結晶シリコンでは５０にΩ程度ポリサイドでも
５にΩ前後となり、勿論ポリサイドを用いる方が低抵抗
化できるものの、現在の高速化の流れを考えるとこの配
線抵抗による遅延は無視し得ない。一方高融点金属をゲ
ート金属配線に用いるのは、仕事関数差φＭＢの不安定
性やそれによるｖｔｈのバラツキ、ＧａＴｅ耐圧のバラ
ツキ、金属自体の純度の問題等があり、実現は今のとこ
ろかなり難しい。
くなってくると配線抵抗は無視できなくなってくるたと
えば配線幅１μｍ１長さ２ｍの抵抗を考えたときに配線
抵抗は多結晶シリコンでは５０にΩ程度ポリサイドでも
５にΩ前後となり、勿論ポリサイドを用いる方が低抵抗
化できるものの、現在の高速化の流れを考えるとこの配
線抵抗による遅延は無視し得ない。一方高融点金属をゲ
ート金属配線に用いるのは、仕事関数差φＭＢの不安定
性やそれによるｖｔｈのバラツキ、ＧａＴｅ耐圧のバラ
ツキ、金属自体の純度の問題等があり、実現は今のとこ
ろかなり難しい。
ｂ）また°、ＧａＴｅ部の寸法が小さくなるにしたがい
パンチスルーの抑制やホットエレクトロン（キャリア）
現像の抑制のためにＬＤＤ構造（ＬｉｇｈｔｌｙＤｏｐ
ｅｄ Ｄｒａｉｎ ） ７ｊｉ用いられてきているが、
この方式を取るためには図２α〜ｄに示す様な工程を取
らねばならず複雑で制御性もあまりなく、コストもアッ
プする。図に於いて、図２αはゲート金属を形成しイオ
ン打ち込みによりゲート近傍の濃度の低い拡散層を形成
したところであり・図２ｂはＣＶＤ法により８１０２等
の絶縁膜を形成し現ところであり、図２ｃはＲ工Ｅによ
りエツチングしてサイドウオールを形成したところであ
り、図２ｄはゲート端からやや離れたｙころに濃度の高
い拡散層を形成し、ＬＤＤ構造を形成したところである
。
パンチスルーの抑制やホットエレクトロン（キャリア）
現像の抑制のためにＬＤＤ構造（ＬｉｇｈｔｌｙＤｏｐ
ｅｄ Ｄｒａｉｎ ） ７ｊｉ用いられてきているが、
この方式を取るためには図２α〜ｄに示す様な工程を取
らねばならず複雑で制御性もあまりなく、コストもアッ
プする。図に於いて、図２αはゲート金属を形成しイオ
ン打ち込みによりゲート近傍の濃度の低い拡散層を形成
したところであり・図２ｂはＣＶＤ法により８１０２等
の絶縁膜を形成し現ところであり、図２ｃはＲ工Ｅによ
りエツチングしてサイドウオールを形成したところであ
り、図２ｄはゲート端からやや離れたｙころに濃度の高
い拡散層を形成し、ＬＤＤ構造を形成したところである
。
本発明の半導体装置はゲート金属が多結晶シリコンと高
融点金属の二種あるいはその合金からなる、いわゆるポ
リサイドゲートに於いて、多結晶シリコンの側面にも高
融点金属を形成することを特徴とし、またこの構造を用
いて、ＬＤＤ構造を形成することを特徴とする。
融点金属の二種あるいはその合金からなる、いわゆるポ
リサイドゲートに於いて、多結晶シリコンの側面にも高
融点金属を形成することを特徴とし、またこの構造を用
いて、ＬＤＤ構造を形成することを特徴とする。
本発明の作用を述べれば、ポリサイドゲートに於いて多
結晶シリコンの側面にも高融点金属を形成することによ
り配線金属を低抵抗化することができ、またこの構造を
用いることによりＬＤＤ構造構造品容易成できパンチス
ルー、ホットエレクトロン 〔実施例〕 以下本発明の詳細な説明する。
結晶シリコンの側面にも高融点金属を形成することによ
り配線金属を低抵抗化することができ、またこの構造を
用いることによりＬＤＤ構造構造品容易成できパンチス
ルー、ホットエレクトロン 〔実施例〕 以下本発明の詳細な説明する。
第１図は本発明の実施例を工程順に示す図で、図１ａは
、従来の方法で多結晶シリコン配線を形成しゲート近傍
の比較的濃度の低い拡散層をイオン注入で形成したとこ
ろで、このとき多結晶シリコンはポリサイド化するため
に従来よりやや薄い膜厚とする。そのため加工時にサイ
ドエッチ量が少なく加工精度も向上する。このとき図１
α中で１は８１基板、２は素子分離絶縁膜、３はＧａＴ
ｅ絶縁膜、４は多結晶シリコンのゲート電極、５はゲー
ト近傍に濃度の低い拡散層を形成するためにイオン注入
で形成した拡散層である。
、従来の方法で多結晶シリコン配線を形成しゲート近傍
の比較的濃度の低い拡散層をイオン注入で形成したとこ
ろで、このとき多結晶シリコンはポリサイド化するため
に従来よりやや薄い膜厚とする。そのため加工時にサイ
ドエッチ量が少なく加工精度も向上する。このとき図１
α中で１は８１基板、２は素子分離絶縁膜、３はＧａＴ
ｅ絶縁膜、４は多結晶シリコンのゲート電極、５はゲー
ト近傍に濃度の低い拡散層を形成するためにイオン注入
で形成した拡散層である。
図１ｂは、タングステン等の８１上あるいは多結晶シリ
コン上のみに選択的に金属を形成できるものを用いて、
該多結晶シリコンゲート電極に選択的に高融点金属６を
形成したところである。このとき多結晶シリコン上のみ
だけでなく電極の側面にも同様に高融点金属が形成でき
る。この形成された側面の金属の膜厚ｔは、多結晶シリ
コン上に形成された金属膜厚とほぼ等しいため、金属膜
厚ｔを制御すればＬ’Ｄ Ｄ構造に於ける低濃度領域と
高濃度領域の距離ｄ（図１ｃ参照）を制御できることに
なる〇 図１ｃは高濃度領域の拡散層７を形成するためにイオン
注入するところである。
コン上のみに選択的に金属を形成できるものを用いて、
該多結晶シリコンゲート電極に選択的に高融点金属６を
形成したところである。このとき多結晶シリコン上のみ
だけでなく電極の側面にも同様に高融点金属が形成でき
る。この形成された側面の金属の膜厚ｔは、多結晶シリ
コン上に形成された金属膜厚とほぼ等しいため、金属膜
厚ｔを制御すればＬ’Ｄ Ｄ構造に於ける低濃度領域と
高濃度領域の距離ｄ（図１ｃ参照）を制御できることに
なる〇 図１ｃは高濃度領域の拡散層７を形成するためにイオン
注入するところである。
この様にポリサイド技術に於いて多結晶シリコンの側面
にも高融点金属が形成でき、ＬＤＤ構造をも形成できた
。
にも高融点金属が形成でき、ＬＤＤ構造をも形成できた
。
上述の如く、ポリサイドゲート構造に於いて多結晶シリ
コンの側面にも高融点金属が形成でき、配線の低抵抗化
が実現できた。
コンの側面にも高融点金属が形成でき、配線の低抵抗化
が実現できた。
また、この構造を用いてＬＤＤ構造も実現できしかも、
従来方法よりかなり簡便な工程で可能となるためコスト
の面でもかなり下げることができ制御性も良い−またこ
のＬＤＤ構造をとることにより一般的に知られている様
にパンチスルー、ホットエレクトロンをも制御が一度に
可能となるため有用である０
従来方法よりかなり簡便な工程で可能となるためコスト
の面でもかなり下げることができ制御性も良い−またこ
のＬＤＤ構造をとることにより一般的に知られている様
にパンチスルー、ホットエレクトロンをも制御が一度に
可能となるため有用である０
第１図（α）全方（１）は本発明の半導体装置の実施例
を工程順に示した図。 １・・・・・・シリコン基板 ２・・・・・・素子分離絶縁膜 ３・・・・・・ＧａＴｅ絶縁膜 ４・・・・・・多結晶シリコン ５・・・・・・低濃度の拡散層 ６・・・・・・高融点金属 ７・・・・・・高濃度の拡散層 ｔ・・・・・・多結晶シリコン側面の高融点金属膜厚ｄ
・・・・・・ＬＤＤ構造に於ける低濃度領域と高濃度領
域の距離 第２図（α）全方（ｄ）は従来方法の説明図で工程順に
示した図。 １・・・・・・シリコン基板 ２・・・・・・素子分離絶縁膜 ３・・・・・・Ｇ＆τｅ絶縁膜 ４・・・・く］Ｔｇ金属 ５・・・・・・低濃度拡散層 ６・・・・・・サイドウオール形成用ＯＶＤ Ｓｉｎ
。 ７・・・・・・サイドウオール部 ８・・・・・・高濃度拡散層 以 上 わ１聾σジ、工辱は） ｌＪＮ冊
を工程順に示した図。 １・・・・・・シリコン基板 ２・・・・・・素子分離絶縁膜 ３・・・・・・ＧａＴｅ絶縁膜 ４・・・・・・多結晶シリコン ５・・・・・・低濃度の拡散層 ６・・・・・・高融点金属 ７・・・・・・高濃度の拡散層 ｔ・・・・・・多結晶シリコン側面の高融点金属膜厚ｄ
・・・・・・ＬＤＤ構造に於ける低濃度領域と高濃度領
域の距離 第２図（α）全方（ｄ）は従来方法の説明図で工程順に
示した図。 １・・・・・・シリコン基板 ２・・・・・・素子分離絶縁膜 ３・・・・・・Ｇ＆τｅ絶縁膜 ４・・・・く］Ｔｇ金属 ５・・・・・・低濃度拡散層 ６・・・・・・サイドウオール形成用ＯＶＤ Ｓｉｎ
。 ７・・・・・・サイドウオール部 ８・・・・・・高濃度拡散層 以 上 わ１聾σジ、工辱は） ｌＪＮ冊
Claims (1)
- 【特許請求の範囲】 半導体装置特にゲート金属が多結晶シリコンと高融点金
属の二種の金属あるいはその合金からなることを特徴と
するＭＯＳ型半導体装置に於いて、ａ）二層の金属から
なる該ゲート金属の２層目の金属が１層目の金属の上部
および側面に形成されていること。 ｂ）該１層目の金属の側面下近傍から該２層目金属側面
下（ゲート金属側面下）近傍まで比較的濃度が低く、深
さの浅い拡散層を有し、かつ該２層目金属側面下近傍よ
り連続的に比較濃度の高く、深さの深い拡散層を有する
ことからなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19360785A JPS6254467A (ja) | 1985-09-02 | 1985-09-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19360785A JPS6254467A (ja) | 1985-09-02 | 1985-09-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6254467A true JPS6254467A (ja) | 1987-03-10 |
Family
ID=16310757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19360785A Pending JPS6254467A (ja) | 1985-09-02 | 1985-09-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6254467A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100252543B1 (ko) * | 1995-12-29 | 2000-04-15 | 김영환 | 반도체 소자의 제조방법 |
-
1985
- 1985-09-02 JP JP19360785A patent/JPS6254467A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100252543B1 (ko) * | 1995-12-29 | 2000-04-15 | 김영환 | 반도체 소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2707977B2 (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JPH06326306A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPH06268215A (ja) | Ｍｉｓ型半導体装置 | |
| US5502322A (en) | Transistor having a nonuniform doping channel | |
| JPH05102480A (ja) | 半導体装置およびその製造方法 | |
| JPH04180633A (ja) | 半導体装置の製造方法 | |
| JPS6254467A (ja) | 半導体装置 | |
| JPS6251216A (ja) | 半導体装置の製造方法 | |
| JPH0612826B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0441502B2 (ja) | ||
| JPH0552069B2 (ja) | ||
| JPH0338839A (ja) | 半導体装置の製造方法 | |
| JP2647748B2 (ja) | Ｍｉｓトランジスタ | |
| JP3038857B2 (ja) | 半導体装置の製造方法 | |
| JPH0212960A (ja) | 半導体装置の製造方法 | |
| JPH027475A (ja) | 電界効果トランジスタ | |
| JPH05335503A (ja) | 半導体装置の製造方法 | |
| JPH0431193B2 (ja) | ||
| JPS5864064A (ja) | 半導体装置の製造方法 | |
| JP2992312B2 (ja) | 半導体装置 | |
| JPH0346272A (ja) | 半導体装置の製造方法 | |
| JPH069245B2 (ja) | 電界効果型半導体装置 | |
| JPH05211328A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPS63302566A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPH05235337A (ja) | Ｍｉｓ型半導体装置 |