JPS6250923A - カラ−記録装置のデ−タ変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し技術分野」 本発明はラスタ情報などのような水平方向力ラーデータ
を入力データとし、入力された水平方向力ラーデータを
垂直方向カラーデータに変換するカラー記録装置のデー
タ変換回路に関する。

し従来技術」 マイクロコンピュータ（以下、単にＣＰＵと略す）によ
って制御されているパーソナルコンピュータなどにおい
て、ＣＲＴディスプレイ（以下、ＶＤＴと略す）の画面
をハードコピーする際に、ＣＰＵは表示データをビデオ
メモリ（以下、ＶＲＡＭと呼ぶ）より読出し、印字装置
に対して出力するが、印字装置のヘッド方式がラインヘ
ッドであれば、送られてきたＶＲＡＭより読出した走査
線方向のデータ、即ちラスタ情報をそのまま印字すれば
良いので非常に筒中である。しかしなから、ラインヘッ
ドを有する装置は非常に高価であり、かつ印字方式も感
熱又は熱転写方式に限定されているため、縦に一列に複
数個の印字素子を持ち、媒体に対して水平方向に走査し
ながら印字するいわゆるシリアルプリンタで、ラスタ情
報を高速で印字可能にする事が望まれている。

そのためには、送られてきたラスタ情報を一旦’ＲＡＭ
内に記憶させ、必要量だけのラスタ情報を受信した後に
ソフトウェア等の制御でヘッド構造に合わせたデータ変
換つまり縦横変換を行う必要がある。しかし、ソフトウ
ェアによる変換では、装置のヘッドのエレメント数が少
ない場合には変換時間も少ないので問題は少ないが、エ
レメント数が増加し、特にカラーデータの場合はモノク
ロームデータの３倍のデータ量となるため、データ処理
時間か非常に長くなり、その上入力データがＲＧＢテー
デー出力データがＹＭＣテーデータ合、ＲＧＢデータか
らＹＭＣデータへ変換せねばならないため処理時間がさ
らに長くなるという欠点を有していた。

し目的」 本発明は上記の欠点に鑑みて成されたもので、水平デー
タの垂直データへの変換およびカラーデータから対応す
るカラーデータへの変換をソフトウェアによらずハード
ウェアで構成し、高速で実行するようにしたカラー記録
装置のデータ変換回路を提供するものである。

し実施例」 以下、本発明の〜実施例を図面に従って詳細に説明する
。第１図は本発明の実施例のブロックダイアグラムであ
り、ｌはたとえば第８図に示すような、１走査線がｎ個
の画素から成る走査線データが赤（Ｒ）、緑（Ｇ）、青
（Ｂ）の順にラスタデータ１８として入力されるとき、
これらカラーデータをそれぞれに対応するｎ桁のシフト
レジスタ３〜５に格納するための信号を発生する色選択
回路である。２は色選択回路１よりのクロックトリガ信
号２９によりシフトレジスタ３〜５の桁数に対応したｎ
個のクロック信号３１を発生させるｎクロック発生器、
３はｎ個の赤色データを格納するＲシフトレジスタ、同
様に４はＧシフトレジスタ、５はＢシフトレジスタであ
る。

６〜８は入力されたＲＧＢ水平データから作られた黄色
（Ｙ）、マゼ／り（Ｍ）、シアン（Ｃ）データ（２０〜
２２）を垂直データに変換するデータ変換回路である。

９〜１１はインバータ回路、１２〜１４はＯＲ回路、１
５〜１７はＡＮＤ回路でこれら論理素子はＲＧＢテーデ
ーＹＭＣテーデータ換するための回路である。２３はＲ
データ、２４はＲデータ２３に同期しているＲクロック
信号、２６はＧデータ２５に同期しているＧクロック信
号、２８はＢデータ２７に同期しているＢクロック信号
である。

第２図は色選択回路１のブロック図で、第１図に共通の
ものは同じ記号を用いている。７６はｎ進カウンタ、７
７はｎ進カウンタ７６の桁上り信号８４によりカウント
アツプされ４３進カウンタ、７８は３進カウンタ７７の
出力をデコードするデコーダで、セレクトスイッチ７９
．８０の状態により例えば両スイッチがともにＯＦＦの
とき、入力がＯのときは信号８１が出力し、入力が１の
ときは信号８２、入力が２のときは信号８３が出力され
るようになっている。７０〜７５はＡＮＤ回路である。

いまＥ記状態において、ラスタデータ１８が第８図に示
す順序でクロック信号１９に同期して入力されると、最
初３進カウンタ７７は０であるからテコータ出力８１の
みがＨＩＧＨとなり、ＡＮＤ回路７０．７１が開かれラ
スタデータ１８とクロック信号１９は、Ｒデータ２３と
Ｒクロック信号２４となってＲシフトレジスタ３に入力
され、Ｒシフトレジスタ３にはｎ個のＲデータが格納さ
れる。

Ｒデータの受信が終了すると、ｎ進カウンタ７６の桁上
り信号８４が出力され、３進カウンタ７７がカウントア
ツプされｌとなるため、テコータ出力８２がＨＩＧＨと
なりＡＮＤ回路７２゜７３のみが開かれ、Ｇデータ２５
とＧクロック信号２６がＧシフトレジスタ４に入力され
、Ｇシフトレジスタ４にＧデータ２５が格納される。以
下Ｂデータ２７の場合も同様にしてＢシフトレジスタ５
に格納される。Ｂデータ２７の格納が終了すると、即ち
３ｎ個のクロック信号が入力されると、３ｉｉｉカウン
タ２９はクロックトリガ信号２９を発生させ、クロック
発生器２よりｎ個の内部クロック信号３１を発生させる
。このｎ個の内部クロック信号３１は、入力されるクロ
ックイ言号１９と同期している必要はない。

ｎ個の内部クロック信号３１の出力が開始されると、シ
フトレジスタ３〜５の内容が内部クロック信号３１に同
期して読出され、インバータ回路９〜１１、ＯＲ回路１
２〜１４、ＡＮＤ回路１５〜１７によりＲＧＢデータよ
りＹＭＣデータに変換される。この変換はたとえばＹデ
ータの場合、Ｙ＝　（Ｒ＋Ｇ）ＸＢで表わされる公知の
変換式に基づいてなされる。変換された水平データであ
るＹ、Ｍ、Ｃデータ２０〜２２はそれぞれ各データ変換
メモリ回路６〜８に垂直データに変換して格納される。

なおセレクトスイッチ７９．８０は入力されるデータが
ＲＧＢの順序でない場合に、それらデータの入力順に対
応して切換えるもので、たとえばデコーダ入力がＯのと
きに信号８３が出力されるようにするためには、セレク
トスイッチ７９がＯＮ、セレクトスイッチ８０をＯＦＦ
するようになっている。

第３図〜第７図はデータ変換回路６〜８を説明するため
の図で、ここでは１例としてＹデータ変換回路６を示し
ている。以下説明の便宜上、印字素子（図示せず）が、
縦方向に１列で８ドツトの場合について説明していく、
Ｙデータ２０は内部クロック信号３１に同期して直列に
送られてくる黄色ラスタデータで、セレクタ回路１０３
に入力される。アドレスカウンタ１０１は後述する書き
込み信号３３の立上りによりカウントアツプされ、ＲＡ
Ｍ１０４のアドレス３２を出力するとともに１ラスクの
ビット数ｎまでカウントするとキャリイ信号３７を出力
し、ラスタカウンタ１００をカウントアツプするととも
に、イニシャライズされるｎ進カウンタである。ラスタ
カウンタ１００はラスタのカウントを行なうカウンタで
、印字素子の数が８のときは８進カウンタで構成され、
その出力３４はセレクタ回路１０３に入力されている。

ラッチ１０２はアドレス信号３２とクロック信号３１と
でＲＡＭ１０４より読み出したデータ３５をクロック信
号３１の立上りでラッチし、その出力データ３６はセレ
クタ回路１０３に入力されている。書き込み信号発生回
路１０５はクロック信号３１より書き込み゛信号３３を
作成する回路で、その回路図を第２図に示す。１０４は
最終的に印字ヘッド（図示せず）に対応した印字データ
が格納されるＲＡＭ部である。

第４図は内部クロック信号３１より書き込み信号を発生
する書き込み信号発生回路図で、フリップフロッグ４０
．排他的論理和ゲート４１．ＯＲゲート４２とから成り
、そのタイミング図を第６図に示している。内部クロッ
ク信号３１が入力され最初の立北りによりフリップフロ
ップ４０のＱ出力４３がＬＯＷレベルになり（第４図Ｔ
１タイミング）、以後書き込み信号３３は、内部クロッ
ク信号３１の反転信号としてデータ変換が終了するまで
、即ちラスタカウンタ１００よりキャリイ信号３８が出
力されるまで（第４図Ｔ２タイミング）ｉｌｌｊ力され
る。

７５５図はセレクタ回路１０３の回路構成図で。

３６−０〜３６−７はラッチ１０２よりのデータでＲＡ
Ｍ１０４の出力データと同じである。

３５−Ｏ〜３５−７はＲＡＭ１０４の入出力データで０
〜７は１バイトデータのビット位置を示す。５１〜５６
はＡＮＤ回路、５７〜５９はＯＲ回路、デコーダ５０は
３ビット人カデータを８ビツト出力に変える。なお、１
バイト中の２〜６ビツトの回路は他と同様であるので省
略しである。

以下第７図のタイミングチャートをもとに動作を詳しく
説明する。いまＹデータ２０が内部クロック信号３１の
立下りに同期して入力されてくると、アドレスカウンタ
１０１、ラスタカウンタ１００は共に最初は零クリアさ
れていて、内部クロック信号３１がＲＡＭ１０４のリー
ド信号として用いられているため、第７図Ｔ１のタイミ
ングでＲＡＭ１０４の０番地の内容がデータ／ヘス３５
に出力され、内部クロック信号３１の立上りによりラッ
チ１０２にＯ番地のデータがラッチされ、パス３６に出
力される。

一万第５図において、ラスタカウンタ１００からの信号
３４はすべてＯであるから、信号６０のみがＨＩＧＨと
なり回路５１．５７を通してＹデータ２０が３５−〇に
、その他の３５−１〜３５−７がＲＡＭ１０４のデータ
が、書き込み信号３３がＬＯＷレベルになるとデータパ
ス３５に出力される。この書き込み信号３３の立上りに
よりＲＡＭ１０４にデータバス３５の内容が書き込まれ
ＲＡＭ１０４の０番地のＬＳＢ即ちＯビット目のみがＹ
データ２０により変更されたことになる。

一層アドレスカウンタ１０１は書き込み信号３３の立上
りによりカウントアツプされて（＄７図Ｔ２タイミング
）１となり、ＲＡＭ１０４の１番地に対しても前述と同
様な動作が行なわれる。

これがラスタ数のドツト数ｎ回実施されるとＲＡＭ１０
４の０〜ｎ　−１番地のＬＳＢであるＯビ゛ット目がす
べて、Ｙデータ２０で書きかえられたことになる（第７
図Ｔ３タイミング）。アドレスカウンタ１０１は１回カ
ウントするとキャリイ信号３７を出力して、ラスタカウ
ンタｌＯＯを１つカウントアツプさせ、アドレスカウン
タ１０１は零クリアされる（第７図Ｔ４タイミング）、
これによりラスタカウンタ出力３４はｌとなり、信号６
１がＨＩＧＨレベルとなり、ＡＮＤ回路５３が開かれＲ
ＡＭ１０４の１ビツト目のみがＯ番地より順次Ｙデータ
２０に従い変更ごれる。

このようにして、ラスタカウンタ１００の出力３４が７
の時まで実行し終えるとＲＡＭ１０４の０〜ｎ−１番地
はすべて書き換えられ、その内容は第９図に示すように
なる。この後、ラスタカウンタ１００のキャリイ信号３
８が出力されるとフリップフロップ４０はプリセットさ
れ、書き込み信号３３は出力されなくなり（第７図Ｔ５
タイミング）、ラスタのドツト数ｎに対応したＲＡＭｌ
Ｏ４のｎバイトのデータを印字データとして印字ヘッド
に出力する印字動作に入ることになる。

なおここで、Ｙデータ変換回路についてのみ述べたが他
のＣデータ変換回路７、Ｍデータ変換回路８においても
同様な動作が並行して実施され、同時にＹ、Ｍ、Ｃデー
タが垂直データに変換されることになる。なおここでは
説明のため、記録素子の構成が８素子の場合について述
べたが、これに限定されるものでない。また入力される
水平データがＹ、Ｍ、Ｃデータの場合は色変換を行なわ
ず、直接データ変換回路に入力するようにすれば良い。

また本実施例で示した内部クロック信号３１は、可能な
限り高速にすることにより、より一層処理時間を早くす
ることができる。

「効果」 以り説明したように、本発明のデータ変換回路により示
したようなカラー画像記録装置のクロック信号に同期し
て入力されるカラーデータを高速で対応するカラーデー
タに、たとえばＲＧＢデータをＹＭＣデータに変換する
とともに各カラー水平データを高速で印字素子に対応し
たデータに変換できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例である全体構成図、 第２図は色選択回路の構成を示すブロック図、 第３図はデータ変換回路の構成を示すブロック図、 第４図は書き込み信号発生回路図、 第５図はセレクタ回路の構成を示すブロック図、 第６図は書き込み信号発生回路の各部のタイミングを示
すタイミングチャート、 第７図は第３図データ変換回路の各部のタイミングを示
すタイミングチャート。 第８図は入力データフォーマット例を示す図、 第９図はＲＡＭ１０４に生成されたデータ例を示す図で
ある。 ここで、１・・・色選択回路、２・・・ｎクロック発生
器、３・・・Ｒシフトレジスタ、４・・・Ｇシフトレジ
スタ、５・・・Ｂシフトレジスタ、６・・・Ｙデータ変
換回路、７・・・Ｃデータ変換回路、８・・・Ｍデータ
変換回路、１８・・・ラスタデータ、１９・・・クロッ
ク信号、３１・・・内部クロック信号、１００・・・ラ
スタカウンタ、１０１・・・アドレスカウンタ、１０３
・・・セレクタ回路、１０４・・・ＲＡＭである。 特許出願人　　　キャノン株式会社 第５図

Claims (4)

【特許請求の範囲】
1. （１）同期信号に同期して直列に入力される水平データ
   を対応データに変換する第１の変換手段と、前記対応デ
   ータを垂直データに変換する第２の変換手段を備えたこ
   とを特徴とするカラー記録装置のデータ変換回路。
2. （２）第１の変換手段はＲＧＢ画像データをＹＭＣ画像
   データに変換する変換手段であることを特徴とする特許
   請求の範囲第１項記載のカラー記録装置のデータ変換回
   路。
3. （３）第２の変換手段は、対応データの同期信号を計数
   するｎ進カウンタ、該ｎ進カウンタのキャリイ信号を計
   数するｍ進カウンタを備え、前記ｎ進カウンタでアドレ
   スされるメモリ番地の、前記ｍ進カウンタで示されるビ
   ット位置に、前記水平データを格納するようにした変換
   手段であることを特徴とする特許請求の範囲第１項記載
   のカラー記録装置のデータ変換回路。
4. （４）ｎ進カウンタが走査線方向の画素数に、ｍ進カウ
   ンタが記録素子の数に対応していることを特徴とする特
   許請求の範囲第１項記載のカラー記録装置のデータ変換
   回路。