JPS624866B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、相補形MOSトランジスタの製造
方法に関し、特にｎ及びｐチヤネルトランジスタ
のソース、ドレイン領域の形成方法に関するもの
である。

従来の相補形MOSトランジスタの製造方法で
は、ｎチヤネルのソース、ドレインの形成とｐチ
ヤネルのソース、ドレインの形成のためのレジス
トパターンの形成が各々に必要であつた。

第１図は従来の相補形MOSトランジスタの製
造方法により形成された相補形MOSトランジス
タを示す平面図であり、図において、１はｎチヤ
ネルMOSトランジスタ、２および３はそのソー
ス及びドレイン、４はｐチヤネルMOSトランジ
スタ、５および６はそのソース及びドレインであ
り、これらソース２，５、ドレイン３，６にはア
ルミニウム電極が設けられている。

第２図は第１図の−断面による従来の相補
形MOSトランジスタの製造方法を示す。

以下、製造方法について説明する。

まず、第２図ａに示すように、ｎ形Si単結晶の
基板８上に、ｎチヤネル、ｐチヤネルトランジス
タのソース、ドレイン、ゲートとなる領域の間、
すなわち素子間を電気的に分離するための厚い
SiO₂膜９を熱酸化の方法により形成し、また上
記領域にも同様に熱酸化法により薄い酸化膜１５
を形成する。次に、第２図ｂに示すように、ｐ形
層形成部以外の部分をレジスト１０で覆い、該形
成部にイオン打ち込み法によりｐ形不純物を打ち
込んでｐ形層１１を形成し、レジスト１０を除去
した後熱処理して所定の深さのｐ領域１１を形成
し、その後、酸化膜１５を除去する。次に、第２
図ｃに示すように、熱酸化の方法によりｎおよび
ｐチヤネルトランジスタのソース、ドレイン、ゲ
ートとなる領域にゲート酸化膜となる薄い酸化膜
１２を形成し、さらに全面に気相成長法により多
結晶シリコン膜１３を形成する。つづいて、第２
図ｄに示すように、写真製版技術を用いて、ｐチ
ヤネル、ｎチヤネルトランジスタのゲート電極と
なる部分の多結晶シリコン膜７ａ，７ｂを残し、
他の部分の多結晶シリコン膜１３を除去する。次
に、第２図ｅに示すように、ｎチヤネルトランジ
スタのソース、ドレイン領域を形成するために、
ｐチヤネルトランジスタとなる領域をレジスト１
４で覆い、ｎチヤネルトランジスタのゲート電極
となる多結晶シリコン７ａと上記レジスト１４と
をマスクとして基板８の上面よりｎ形の不純物を
イオン打ち込みしてｎチヤネルトランジスタのソ
ース２、ドレイン３領域を形成し、その後、レジ
スト１４を除去する。次に、第２図ｆに示すよう
に、ｐチヤネルトランジスタのソース、ドレイン
領域を形成するために、ｎチヤネルトランジスタ
の上面をレジスト１７で覆い、ｐチヤネルトラン
ジスタのゲートとなる多結晶シリコン７ｂと上記
レジスト１７とをマスクとして、基板８の上面よ
りｐ形の不純物をイオン打ち込みして、ｐチヤネ
ルトランジスタのソース５、トレイン６領域を形
成する。そして、上記レジスト１７を除去した
後、高温の熱処理を施しｐ形、ｎ形不純物を活性
化して所望のｐ−ｎ接合を形成する。次に、第２
図ｇに示すように、全面に低温の酸化膜２０を
C.V.D（Chemical Vapor Deposition）法などを
用いて形成し、ｐチヤネル、ｎチヤネルのソース
２，５ドレイン３，６の各々のコンタクトホール
２１およびゲートのコンタクトホール（図示せ
ず）を写真製版技術を用いて形成することによ
り、SiO₂膜９および多結晶シリコン膜７ａ，７
ｂ上にのみ上記酸化膜２０を形成する。次に、第
２図ｈに示すように、引き出し電極のためのアル
ミニウムなどを蒸着し、写真製版技術を用いてア
ルミ電極パターン２２を形成する。そして熱処理
を施して、相補形MOSトランジスタ製造の基本
的なプロセスを完する。

以上のように従来の相補形MOSトランジスタ
の製造方法では、マスク合せの回数は“酸化膜分
離”“ｐ−ウエル作成”“ｎチヤネルソース、ドレ
イン形成”“ｐチヤネルソース、ドレイン形成”
“コンタクトホール形成”“アルミニウム配線”
“ガラスコート後のパツド部の開孔”の各々のた
め７回必要であり、このため、マスク合せの回数
が多くなり、マスクの精度、重ね合せの精度から
微細なパターンを形成することは極めてむづかし
くなり、余裕度の大きなパターンとならざるを得
なかつた。従つて、相補形MOSトランジスタの
場合、その本質的な機能として低消費電力、ノイ
ズ（雑音）余裕度がある等の特徴を有しながら、
一般には製造プロセスが複雑であるために限られ
た分野にその用途が限定されていた。

この発明はこのような点に鑑みてなされたもの
で、ｎ及びｐチヤネルトランジスタを、それぞれ
のソース、ゲート、ドレインが並ぶ第１、第２の
方向が直交するよう配置し、所定の高さの第１の
壁を上記ｎチヤネルトランジスタのソース、ドレ
イン領域の各々を挟むよう上記第１の方向に直交
して形成し、かつ所定の高さの第２の壁を上記ｐ
チヤネルトランジスタのソース、ドレイン領域の
各々挟むよう上記第２の方向に直交して形成し、
イオンビームを上記第１の方向から上記第１の壁
で挟まれた領域を照射しない角度で照射して上記
ｐチヤネルトランジスタのソース、ドレイン領域
のみにイオン打ち込みを行ない、またイオンビー
ムを上記第２の方向から上記第２の壁で挟まれた
領域を照射しない角度で照射して上記ｎチヤネル
トランジスタのソース、ドレイン領域のみにイオ
ン打ち込みを行なうことにより、一枚のレジスト
パターンでｎチヤネル、ｐチヤネルトランジスタ
のソース、ドレインを形成して製造工程を簡略化
でき、マスク合せの回数を減少させて余裕度を小
さくすることができ、歩留りを良好にすることが
できる相補形MOSトランジスタの製造方法を提
供することを目的とする。

第３図〜第６図はこの発明の一実施例による相
補形MOSトランジスタの製造方法を示し、第３
図は本実施例方法の一工程を示す平面図、第４図
は第３図の−断面による本実施例方法を示す
工程別断面図、第５図ａ及び第６図ａは第３図を
Y′方向から見た側面断面図、第５図ｂ及び第６
図ｂは第３図をX′方向から見た側面断面図であ
る。これらの図において、第１図、第２図と同一
符号は同じものを示し、１３ａ〜１３ｆは多結晶
シリコン膜、１４は酸化膜、２３ａ〜２３ｆは例
えばレジストからなる壁である。

次に、製造方法について上記第４図〜第６図に
基づいて説明する。

まず、第４図ａに示すように、ｎ形Si単結晶の
基板８上に、ｎチヤネル、ｐチヤネルのソース、
ドレイン、ゲートとなる領域の間、すなわち素子
間を電気的に分離するための厚いSiO₂膜９を熱
酸化の方法により形成し、また上記領域にも同様
に熱酸化の方法により薄い酸化膜１５を形成す
る。

次に第４図ｂに示すように、ｐ形層形成部以外
の部分をレジスト１０で覆い、イオン打ち込み法
によりｐ形不純物を打ち込んでｐ形層１１を形成
し、レジスト１０、酸化膜１５を除去する。

次に、第５図、第６図に示すように、ｎチヤネ
ル、ｐチヤネルトランジスタ１，４のソース、ド
レイン、ゲートとなる領域にゲート酸化膜となる
薄い酸化膜１２を形成し、さらに全面に気相成長
法により多結晶シリコン膜１３を形成した後、写
真製版技術を用いてｐチヤネル、ｎチヤネルトラ
ンジスタのソース、ドレイン領域部の上記多結晶
シリコン膜１３を除去する。そして、上記多結晶
シリコン膜１３ａ〜１３ｆ上に間隔長Ｌに対し高
さがｈ以上となるレジストからなる壁２３ａ〜２
３ｆを形成する。

そして、第５図ａ及びｂに示すように、第３図
に示すＹ又はY′方向からリン、ひ素などのｎ形
の不純物を平行性の高いビームとして、打ち込み
角度θ_c＜tan−１ｈ／Ｌでイオン打ち込みする。ｐチ ヤネルトランジスタ４のソース、ドレイン領域部
は壁２３ｄ，２３ｅ，２３ｆの陰となるため、該
領域へのイオン打ち込みは阻止されてｎ形不純物
は導入されないが、ｎチヤネルトランジスタ１の
ソース、ドレイン領域部には上記ビームが照射さ
れてイオン打ち込みされ、ｎ形の不純物が導入さ
れてｎチヤネルトランジスタ１のソース、ドレイ
ン領域が形成されることとなる。

次に第６図ａ及びｂに示すように第３図に示す
Ｘ又はX′方向からｐ形の不純物を平行性の高い
ビームとして、打ち込み角度θ_c＜tan−１ｈ／Ｌでイ オン打ち込みする。このとき、上記とは逆にｎチ
ヤネルトランジスタ１のソース、ドレイン領域部
は壁２３ａ，２３ｂ，２３ｃの陰となるため、該
領域へのイオン打ち込みは阻止されてｐ形不純物
は導入されないが、ｐチヤネルトランジスタ４の
ソース、ドレイン領域部には上記ビームが照射さ
れてｐ形の不純物が導入され、ｐチヤネルトラン
ジスタ４のソース、ドレイン領域が形成されるこ
ととなる。

そして上記ｐ形およびｎ形のソース、ドレイン
上の酸化膜１２を除去した後、第４図ｃに示すよ
うに、ｎ形、ｐ形の不純物の拡散とアニーリング
のための高温熱処理を行ない、つづいて全面に
CVD法（Chemical Vapor Deposition）で上積み
酸化膜１４を形成した後、ｐチヤネル、ｎチヤネ
ルトランジスタ１，４のソース２，５、ドレイン
３，６の各々のコンタクトホール２１を写真製版
技術を用いて形成する。

そして、第４図ｄに示すように、引き出し電極
のためのアルミニウム等を蒸着し、写真製版技術
を用いてアルミニウム電極パターン２２を形成す
ることにより主要な相補形MOSトランジスタの
製造プロセスを完了する。

このように本実施例方法では、壁２３ａ〜２３
ｆを設け、これをイオン打ち込みの防御壁として
用い、一方のトランジスタのソース、ドレイン領
域にイオン打ち込みをする際には他方のトランジ
スタのソース、ドレイン領域にはイオン打ち込み
がされないようにしたので、以下のような利点が
ある。即ち、 (1) 従来の方法では、ｎチヤネル、ｐチヤネルの
ソース、ドレイン領域の形成には少なくとも、
第１図ｄ，ｅ，ｆで説明したように、３回のレ
ジストパターンの形成が必要であつたが、本実
施例方法では、１回のレジストパターンの形成
でよい。

(2) それにともなつてレジスト形成プロセス前後
のプロセスを大巾に省略することができ、プロ
セスを大巾に短縮できる。

(3) プロセスの短縮により、プロセス品質の向
上、安定、歩留の向上が期待出来る。

(4) マスク合せ（目合せ）の回数が減少するた
め、マスク合せの余裕度を従来より小さくする
ことができ、このため相補形MOSトランジス
タの縮小化、それにともなう浮遊容量の減少、
スイツチング速度の高速化を図ることができ
る。

以上述べたように、本発明に係る相補形MOS
トランジスタの製造方法によれば、ｎ及びｐチヤ
ネルトランジスタを、それぞれのソース、ゲー
ト、ドレインが並ぶ第１、第２の方向が直交する
よう配置し、所定の高さの第１の壁を上記ｎチヤ
ネルトランジスタのソース、ドレイン領域の各々
を挟むよう上記第１の方向に直交して形成し、か
つ所定の高さの第２の壁を上記ｐチヤネルトラン
ジスタのソース、ドレイン領域の各々を挟むよう
上記第２の方向に直交して形成し、イオンビーム
を上記第１の方向から上記第１の壁で挟まれた領
域を照射しない角度で照射して上記ｐチヤネルト
ランジスタのソース、ドレイン領域のみにイオン
打ち込みを行ない、またイオンビームを上記第２
の方向から上記第２の壁で挟まれた領域を照射し
ない角度で照射して上記ｎチヤネルトランジスタ
のソース、ドレイン領域のみにイオン打ち込みを
行なうようにしたので、ｎチヤネル、ｐチヤネル
トランジスタのソース、ドレイン領域の形成を一
枚のレジストパターンのみで行なうことができ、
製造工程を簡略化し、マスク合せの余裕度を小さ
くし、歩留りを良好にすることができ、高品質な
相補形MOSトランジスタを得ることができる効
果がある。

【図面の簡単な説明】

第１図は従来の相補形MOSトランジスタを示
す平面図、第２図は従来の相補形MOSトランジ
スタの製造方法を示す工程別断面図、第３図はこ
の発明の一実施例による相補形MOSトランジス
タの製造方法の一工程を示す平面図、第４図は上
記実施例方法を示す工程別断面図、第５図ａ及び
第６図ａは第３図をY′方向から見た側面断面
図、第５図ｂ及び第６図ｂは第３図をX′方向か
ら見た側面断面図である。 図において、１はｎチヤネルトランジスタ、４
はｐチヤネルトランジスタ、２，５はソース、
３，６はドレイン、１３ａ〜１３ｆは多結晶シリ
コン膜、１４は酸化膜、２２はアルミニウム電極
パターン、２３ａ〜２３ｆは壁である。なお図中
同一符号は同一又は相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 １ 相補形MOSトランジスタを構成するｎおよ
   びｐチヤネルトランジスタのソース及びドレイン
   領域をイオン打ち込み法により形成する相補形
   MOSトランジスタの製造方法において、 上記ｎチヤネルトランジスタのソース、ゲー
   ト、ドレインの並ぶ第１の方向と、上記ｐチヤネ
   ルトランジスタのソース、ゲート、ドレインの並
   ぶ第２の方向とが直交するよう上記ｎ及びｐチヤ
   ネルトランジスタを配置し、所定の高さの第１の
   壁を上記ｎチヤネルトランジスタ部のソース、ド
   レイン領域の各々を挟むように上記第１の方向に
   直交して形成し、かつ所定の高さの第２の壁を上
   記ｐチヤネルトランジスタ部のソース、ドレイン
   領域の各々を挟むよう上記第２の方向に直交して
   形成する工程と、 イオンビームを上記第１の方向から上記第１の
   壁で挟まれる領域内を照射しない角度で照射して
   上記ｐチヤネルトランジスタのソース、ドレイン
   領域に不純物を導入する工程と、 イオンビームを上記第２の方向から上記第２の
   壁で挟まれる領域内を照射しない角度で照射して
   上記ｎチヤネルトランジスタのソース、ドレイン
   領域に不純物を導入する工程とを含むことを特徴
   とする相補形MOSトランジスタの製造方法。