JPS624334A - ウェハプローバ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体ウェハ内のチップの特性を試験する際
に用いられるウエハプローバに於いて、特にウェハ移動
手段に関する。

〔従来の技術〕

一般に半導体ウェハ内のチップの特性を試験するための
装置として、通称ウェハテスタ（以下テスタという）が
ある、このテスタをウェハプローバと接続し、チップの
試験を行う。

ウェハテスト工程に於いては、−ａにチップの電極パッ
ドに探針が接触して、該チップの特性を試、験する。

従来のチップに於ける試験は、チップ内の電極パッドに
探針の先端を接触させてテスタからチップに入力し、該
チップの試験を行っている。しかし、半導体製造技術が
進歩するにつれて、複合チツブ及びメモリチップのりダ
ンダンシー、そしてイーピーロム等の複雑なチップが出
現してきているのは周知である。すなわち、複合チップ
を説明するとチップ内に独立した回路が複数個あるチッ
プをいう、及び、イービーロムは、紫外線で消去し、再
書込みができる読みだし専用メモリをいうそして、リダ
ンダンシーを説明すると、単数チップ内に複数個のメモ
リが独立して配設されているチップで、その中の単数の
メモリが不良であるにもかかわらず、全部不良にするこ
とは不経済であるため、他の良品メモリ素子を救済する
ためのものをいう、上記の各々のウェハの試験及び作業
は二台以上のウエハプローバを使用する必要があった。

〔発明が解決しようとする問題〕

しかしながら、下記に示す欠点があった。

（１）複合チップの試験に於いては、そのチ。

プが単数のテスタで試験をすることができない場合があ
り、その場合には単数のチップのうち一部回路の試験工
程を終了後、再び別の試験工程で残りの一部の試験を行
っているため、段取りが悪く試験を行う時間を非常に長
く費やし、ひいては製品の単価を高騰させている欠点が
ある。

（２）イービーロムを試験する場合に於いて、書込み、
読みだし試験と消去試験とを同じウエハプローバで行う
ことは、その試験用テストヘッドと消去用治具を同時搭
載することができないためイー、ピーロムの試験には不
可能があり、従って、書込み、読みだしの試験工程と、
消去試験工程とを分け、別のウエハブローバを使用して
いるためその間のウェハの移し替え作業、セットアツプ
作業等に非常に長い時間を費やし、ひいては製品の単価
を高騰させている欠点がある。

（３）超ＬＳＩのメモリチップに於いては、パターンの
高密度化に伴い、６４にビット・２５６にピント・１Ｍ
ピット・４Ｍビットと多数のメモリ素子が単数チップ内
に蒸着されている。この単数チップ内に於いて１個の素
子が不良であってもそのチップ全体が不良となるため、
スペア素子を予め設定し、その試験結果により該不良素
子を削除し、良品素子に置き換えて救済する方法がある
。

この救済手段をリダンダンシーと称し、例えば電気ヒユ
ーズ式とレーザビーム式等があるが、電気ヒユーズ式は
ウェハ上のパターン占有率が悪いため、比較的使用され
ない、一般には、その救済手段として、他の工程でレー
ザビームによりパターンを切断し、不良素子の削除及び
良品素子への置は別工程で行うため、ウェハは試験工程
後リダンダンシ一工程へ、再び試験工程への往復をし、
その都度ウェハの移し替え、ウェハセットアツプ、段取
りに長い時間を費やす結果になる。

すなわち、単数のチップの試験に一つのテスト治具で行
うことが不可能になってきたため、二カ所の工程に分け
てウェハテスト等を行う結果、その工程間のウェハの移
し替え、段取りに無駄な時間を費やす結果になっている
。

本発明は、上述した問題に鑑み、これらの欠点を一掃す
る目的でなされたもので、ウェハテストに於ける複数の
処理工程をウエハブローバ内の単工程で行うことを可能
にしたウエハブローバに用いたチャックシステムを提供
することを目的としている。

〔問題点を解決するための手段〕

本発明は、ウェハを吸着した後にウェハのチップを位置
合わせし、該チップの各々に対応して設けられ、該各チ
ップの電極パッドの配列と同じ配列を持った複数組の探
針がチップの電極パッドに接触し、該チップの第１回路
に於ける試験を行う第１載置手段と、再びウェハを吸着
し、ウェハのチップを位置合わせした後に別の試験を行
う第２載置手段と、ウェハを第１８２手段と第２載置手
段間で移行する移し替え手段とから構成される。

〔作用〕

第１載置手段に於いて、ウェハを吸着しチップ列の位置
合わせをした後にチップ内の回路を試験し、そのチップ
の試験結果は、記憶メモリに記憶される。該ウェハが指
定された試験を終了された後、第２ｍ１置手段に移し替
えられ、その第２ｉＩ２置手段上で第１手段に於ける試
験結果に基づき、別の試験が行われる０例えば、複合チ
ップに於いては第１載置手段にて全チップについてチッ
プｌの試験を行い、第２載置手段に於いては第１載置手
段に於ける良品チップのみ、チップ内の別の素子の試験
をする。イーピーロムの試験に於いては第１載置手段に
て書込み、読みだしの試験を行い、第２載置手段に於い
てメモリ消去試験を行う、そして、メモリチップのリダ
ンダンシーの試験は、第１載置手段でチップの試験を行
った後、第２載置手段では第１載置手段の試験の結果を
基にしてメモリチップ内の不良素子のパターンを切断し
、良品素子に置き換え、または良品素子のみ残し、クラ
ス分けを行う。

〔実施例〕

以下、本発明のウエハブローバのチャックシステムの実
施例をウエハブローバに用いて図面に従って説明する。

複合チップを試験する時の実施例として第１図を用いて
説明すると、符号（１）はウェハカセット入力手段（７
）から自動位置合わせ手段（５）を経由して搬送された
ウェハを第１載置手段の載置台に吸着しウェハ上の各チ
ップの電気的特性を試験する第１８！置手段である。

符号（２）は第１載置手段（１）の試験を終了後のウェ
ハを移し替え手段（６）で別の第２載置手段の載置台に
載せ替え、第１＠置手段（１）で実施不可能な別な電気
的特性を試験する第２載置手段である。

第１！ｌＩ置手段（１）と第２載置手段（２）は、各々
別個の第１載置手段の載置台と第２載置手段チップ上の
電極パッドとテ、スタＡ　（１３）　、テスタＢ　（１
４）のメジャリングケーブルを接触させるための接触手
段であり、一般にプローブカードと称している。テスタ
Ａ　（１３）にて第１載置手段（１）のテストを行い、
テスタＢ　（１４）にて第２＠置手段（２）の試験を行
う。

符号（５）は第１！！置手段（１）の試験を行う前及び
第２載置手段（２）の試験を行う前にウェハ上のチップ
の配列方向を自動的に調整する手段載置手段に移し替え
る移し替え手段である。

符号（７）は最大２５枚のウェハを格納したウェハカセ
ット内のウェハを引出す手段である。

符号（８）は第２載置手段（２）の試験終了後ウェハカ
セットにウェハを格納する手段である。

符号（９）　　（１０）　　（１２）は第１載置手段（
１）と第２載置手段（２）にかかわる各手段を制御する
コントローラを示す、第１制御用コントローラ（９）は
ウェハカセット入力手段（７）第１載置手段（１）を制
御し、第２制御用コントローラ（１０）はウェハカセッ
ト出力手段（８）第２載置手段（２）を制御し、第３制
御用コントローラ（１２）は自動位置合わせ手段（５）
及び移し替え手段（６）を制御する。第１・第２・第３
制御用コントローラ（９）　　（１０）　　（１２）は
バス制御され交信されて、各情報は互いに伝達されてい
る。

符号（１１）は第１！！置手段（１）により試験した時
のウェハ上のＸＹ座標に対するテストデータのマツプ情
報を記憶する′ファイル手段であり、このファイルデー
タに基づき第２８１置手段に於いて良品チップのみ試験
する。

符号（１５）は各制御コントローラと各手段機構イーピ
ーロムを試験する時の実施例として、第２図を用いて説
明する。第１図とほぼ同じであるが、特に異なる点を次
に説明する。

符号（２）は第１ｉ３！置手段の試験終了後、移し替え
手段（６）を経由して別の第２ウエハチヤツク上に載せ
替え、移動ステージ（１７）の第２エリア内にてウェハ
上に紫外線を照射し、書き込まれたデータを消去する第
２載置手段である。

符号（１９）　　（２Ｇ）は第１図の接触手段（４）（
１４）に代わるものであり、本発明のウエハブローバ外
の付属装置であり、第２制御用コントローラ（１０）か
らの情報により、ウェハ面に紫外線を照射する。

第１載置手段（１）にてイーピーロムの書込み・読みだ
し試験を行い、更に第２載置手段（２）にて全ての書込
みデータを消去した後、再び第１載置手段（１）にて消
去後の各チップのデータを試）−（５）→（１）→（７
）の順に移行する。

本発明をメモリチップのリダンダンシーに使用した実施
例として第３図を用いて説明する。第１図・第２図とほ
ぼ同じであるが、特に異なる点を次に示す。

符号（２）は第１［置手段の試験終了後、移し替え手段
（６）を経由して第２ウエハチヤツク上に載せ替え、移
動ステージ（１７）の第２エリア内にてテストマツプの
ファイル手段（１１）のデータに基づき、不良メモリ素
子のパターンをレーザビームにより切断する第２載置手
段である。この時パターンの切断に関わる制御はテスタ
Ａ　（１３）のデータに基づき、スペア素子への置き換
え、または良品素子の救済を行う。

符号（１１）はパス・フェイルの、テストマツプをファ
イルする他、更にパターン切断・正確な制御を行うリダ
ンダンシーのデータをファイルしているものとする。

符号（２１）　　（２２）は第１図の接触手段（４）（
１４）に代わるものであり、　本発明のウェハプロヘパ
外の付属装置であり、第２制御用コントローラ（ｌＯ）
からのりダンダンシーデータに基づき、パターン切断手
段（２１）のレーザビームの位置制御とレーザビームの
ドライブを制御する。第１載置手段（１）にてウェハテ
ストを実施し、その試験結果をテストマツプのファイル
手段（１１）にファイルし、そのデータに基づき第２載
置手段にてパターンをレーザビームで切断することによ
り、不良素子を削除し、良品素子に置き換える。再び第
１載置手段にてテストマツプのファイル手段（１１）の
データに基づき良品チップのみ試験する。

従って符号（１６）の矢印の向きが第１図に比べて異な
っているように、それぞれの順に移行する。

〔発明の効果〕

以上述べた如く、従来のように二台以上のウェハプロヘ
パを使用して、ウェハカセットから一枚づつ取り出した
ウェハを試験した後、再びウェハくの時間を費やしてい
たが、本発明により一台のウェハプロヘパで同時に２つ
の工程の作動を行わせることが可能であるため、作業工
程の短縮、作業者の従事時間の短縮ひいては歩留まりの
向上にもつながり、結果的には時間効率の上昇、品質の
向上及び製品コストの低重に大きな効果がある。

【図面の簡単な説明】

第１図は、本発明に係わるチャックシステムの一例をウ
ェハプロヘパを用いて示したブロック図である。 第２図は、本発明に係わるチャックシステムの一例をイ
ーピーロムチップの試験工程を用いて示したブロック図
である。 第３図は、本発明に係わるチャックシステムの一例をリ
ダンダンシーに於けるパターン切断工程を用いて示した
ブロック図である。

Claims (1)

1. 【特許請求の範囲】 １、多品種搭載ウェハ上に配設された複数個のチップの
   各々に対応して設けられ、該各チップの電極パッドの配
   列と同じ配列を持った複数組の探針がチップの電極パッ
   ドに接触し、該チップの試験を行うウエハプローバのチ
   ャックシステムに於いて、第１試験を行う第１載置手段
   と、該チップの第２試験を行う第２載置手段と、上記、
   第１載置手段で第１試験終了後のウェハを第２載置手段
   に移し替える手段とを備えたウエハプローバのチャック
   システム。 ２、第２試験に於いて、第２載置手段上で他の回路の試
   験工程を行うことを特徴とする特許請求の範囲第１項記
   載のチャックシステム。 ３、第２試験に於いて、第２載置手段上で、パターンの
   切断工程を行うことを特徴とする特許請求の範囲第１項
   記載のチャックシステム。 ４、第２試験に於いて、第２載置手段上で消去ドライバ
   での試験工程を行うことを特徴とする特許請求範囲第１
   項記載のチャックシステム。