JPH07109841B2 - Eprom用ウェハプローバ - Google Patents

Eprom用ウェハプローバ

Info

Publication number
JPH07109841B2
JPH07109841B2 JP3341814A JP34181491A JPH07109841B2 JP H07109841 B2 JPH07109841 B2 JP H07109841B2 JP 3341814 A JP3341814 A JP 3341814A JP 34181491 A JP34181491 A JP 34181491A JP H07109841 B2 JPH07109841 B2 JP H07109841B2
Authority
JP
Japan
Prior art keywords
wafer
chip
erasing
test
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3341814A
Other languages
English (en)
Other versions
JPH0541426A (ja
Inventor
敬一 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP3341814A priority Critical patent/JPH07109841B2/ja
Publication of JPH0541426A publication Critical patent/JPH0541426A/ja
Publication of JPH07109841B2 publication Critical patent/JPH07109841B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体ウェハ内に配設
された複数の紫外線消去型プログラマブルリードオンリ
ーメモリ(EPROM)チップの特性を試験するととも
に同一のウェハプローバ内で紫外線による消去処理を行
うことのでウエハプローバに関する
【0002】
【従来の技術】半導体製造技術が進歩するにつれて、記
憶内容を紫外線で消去でき再書き込みができる読み出し
専用メモリ(EPROM)チップ技術が提供されてい
る。
【0003】従来、半導体ウェハ内に配設された複数の
EPROMチップの特性を試験するための装置としてウ
ェハテスタ(以下テスタという)が用いられ、このテス
タをウェハプローバと接続して書込みおよび/または
出しの試験を行っている。ウェハテスト工程に於い
ては、ウェハ上に配設された各EPROMチップ内の電
極パッドにプローバの探針の先端を接触させてテスタか
らチップに書込みおよび/または読出し試験信号を
入出力し、該チップの試験を行っている。
【0004】次いで、試験を終了したEPROMチップ
の内容を消去するに当たっては消去ドライバによって駆
動される消去手段が組み込まれたウェハープローバを消
去ドライバと接続し試験用に書き込まれた内容を消去し
ている。
【0005】このEPROMの試験のように、複数の異
なる機能について試験を行う方法では、書込みおよび
/または読出し試験用のテストヘッドと紫外線による
消去を行うための消去用治具を一つのウェハプローバに
搭載することが困難であり、このウェハの試験および消
去処理を、書込みおよび/または読出しの試験工程
と消去試験工程とに分け、それぞれの試験および処理に
対応したウェハプローバを使用して行わなければならな
かった。
【0006】具体的には、書込みおよび/または読
出し試験用のウェハプローバによってウェハの試験工程
を終えた後、このウェハを別の消去用ウェハプローバに
移し替えて消去試験工程を行っている
【0007】この方法によれば、その都度ウェハを異な
るプローバに移し替え、それぞれのプローバでウェハを
セットアップしているので、各プローバ間でウェハを移
動させる手段が必要となるとともに各プローバでのセッ
トアップの段取りに長い時間を費やす結果になる。ま
た、ウェハを各プローバに搬入搬出する手段を各プロー
バ毎に設けなければならず、高価なクリーンルーム内に
大きな機器設置面積を必要とするばかりでなく、装置の
設備投資額も大きくなり、ひいては製品の単価を高騰さ
せている欠点がある。
【0008】
【発明が解決しようとする課題】本発明は、上述した問
題に鑑み、これらの欠点を一掃する目的でなされたもの
で、複数のEPROMチップを載置したウェハの試験工
程と消去処理工程を、複数のウェハプローバ間を移動さ
せずに一つのウェハプローバ内で行うことを可能にする
ウェハプローバを提供することを目的としている。
【0009】
【課題を解決するための手段】この出願の第1の発明
は、複数個のEPROMチップが配設されたウェハ上の
各チップの電極パッドの配列と対応する配列を持った複
数組の探針を該チップの電極パッドに接触させることに
よってウェハとウェハテスタとを接続し該チップの試験
を行う接触手段と、該チップの記憶内容を消去する消去
手段とを備えたウェハプローバに於いて、該チップの試
験が行なわれる第1のウェハ載置手段および接触手段
と、該チップの記憶内容の消去処理が行なわれる第2の
ウェハ載置手段および消去手段と、上記、第1の載置手
段へウェハを載置させ該ウェハを第2の載置手段に移し
替える移し替え手段とを設けることから構成される。
【0010】この出願の第2の発明は、第1の発明と同
様なウェハプローバに於いて、第1の載置手段または第
2の載置手段にウェハを載置するに先だってウェハの自
動位置合わせを行う手段をさらに設けることによって構
成される
【0011】
【作用】ウェハを吸着しEPROMチップ列の位置合わ
せをして該ウェハを第1のウェハ載置手段に載置した後
に、該チップ内の回路を書込みおよび/または読
し試験し、そのチップの試験結果を、テストマップのフ
ァイル手段に記憶させる。該ウェハは指定された試験が
終了した後、第2のウェハ載置手段に移し替えられ、こ
こでEPROMに記憶された内容を紫外線を用いて消去
する。試験の結果欠陥が見つけられたチップにはマーキ
ングを施し選別される
【0012】従来、ウェハカセットから一枚づつ取り出
したウェハを試験した後、再びウェハカセットに格納
し、該ウェハカセットを移動してウェハを他のプローバ
に載せ替えて、他の試験をしていたので、その間のカセ
ット搬送、セットアップに多くの時間を費やしていた
が、本発明により一台のウェハプローバで動時に2つの
工程の作動を行なわせることが可能であるため、作業工
程の短縮、作業者の従事時間の短縮ひいては歩留まりの
向上にもつながり、結果的には時間効率の上昇、品質の
上昇及び製造コストの低下に大きな効果が在る。
【0013】
【実施例】図1を用いて第1および第2の発明を説明す
る。図1はEPROMチップの書き込み/し試験
及び消去処理を行なうウェハプローバのブロック図であ
る。
【0014】本発明の実施例であるウェハプローバ18
は、ウェハカセット入出力手段と、移動ステージ17
と、第1制御用コントローラ9と、第2制御用コントロ
ーラ10と、第3制御用コントローラ12と、テストマ
ップのファイル手段11とから構成されている。
【0015】移動ステージ17は、第1載置手段1
接触手段3と、自動位置合わせ手段5と、ウェハ移し変
え手段6と、第2載置手段2と、消去手段4とから構成
されている。
【0016】ウェハプローバ18は、複数のEPROM
が配設されたウェハを第1載置手段の載置台に吸着し、
接触手段が該ウェハ内に設けられた複数個のチップの各
々に接触した後、前記接触手段をメジャーリングケーブ
ルを介してテスタが試験するように構成されている。
【0017】ウェハカセット入出力手段7において最大
25枚のウェハが格納されたウェハカセットから取り出
されたウェハは、移し変え手段6による第1載置手段1
への移し替えに先立って、オリエンテーションフラット
を用いるなどの方法で自動位置合わせ手段5により、ウ
ェハの回転角度Θの自動位置合わせが行われた後、第1
載置手段1へ移し替えられる。
【0018】第1載置手段1に移し替えられたウェハ
は、前記第1載置手段により吸着保持されてウェハのチ
ップの配列方向が調整される。
【0019】第1のウェハ載置手段1に設けられた載置
台に移動されて載置吸着されたウェハは、接触手段3に
設けられた探針がEPROMチップの電極パッドに接触
してテスタ13と接続され、ウェハ上の各EPROMチ
ップに書込み試験および/または読出し試験信号が
入力されて電気的特性が試験される。
【0020】試験の結果は、制御用コントローラ9を経
由してテストマップのファイル手段11に記憶される。
【0021】第1載置手段1上で書込みおよび/また
は読出しの試験を終了したウェハは、移し替え手段6
によって第1載置手段1から取り出され自動位置合わせ
手段5によって回転角度Θの自動位置合わせが行われた
後、第2のウェハ載置手段2の載置台に乗せ替えられ
る。ここでウェハは、消去ドライバ14によって駆動さ
れる消去手段4によって前記試験によって書き込まれた
記憶内容が消去される。
【0022】全てのチップに書き込まれた記憶内容が消
去されたウェハは、移し替え手段6によって第2載置手
段2から取り出され自動位置合わせ手段5によって自動
位置合わせが行われた後、第1載置手段1の載置台に乗
せ替えられ再び消去後の各チップのデータを試験された
後、ウェハカセット入出力手段7に搬出されて一つの工
程を終了する。
【0023】第1載置手段1と第2載置手段2には、各
々別個の載置台が搭載され、第1載置手段1は移動ステ
ージ17内の第1エリアで第1制御用コントローラ9に
よって制御されてXY軸方向に移動し、また、第2載置
手段2は、移動ステージ17内の第2エリアで第2制御
用コントローラ10によって制御されてXY軸方向に移
動して各載置台上でのチップの位置合わせが正確に行わ
れる。
【0024】第1制御用コントローラ9は、ウェハカセ
ット入出力手段7および第1載置手段1ならびにテスタ
13を制御するとともに、第1載置手段1上で実行され
た試験によって得られたウェハ上のXY座標に対するテ
ストデータのマップ情報をテストマップのファイル手段
11に送り出す働きを持っている。
【0025】第2制御用コントローラ10は、第2載置
手段2と消去ドライバ14を制御し、第2載置手段上に
載置されたウェハ面に紫外線を照射してウェハに配置さ
れたチップ内の記憶を消去する。また第3制御用コント
ローラ12は自動位置合わせ手段5および移し替え手段
6を制御しウェハの回転角度Θの位置合わせおよび移し
替えを制御する。
【0026】各制御用コントローラは、バス制御され交
信されて、各情報は互いに伝達されている。
【0027】各制御用コントローラと各被制御手段と
は、制御信号ライン15で相互に接続されている
【0028】以上述べた如く、従来のように2台以上の
ウェハプローバを使用して、ウェハカセットから1枚づ
つ取り出したウェハを試験した後、再びウェハカセット
に格納し、該ウェハカセットを他のプローバに載せ替え
て、消去処理をする手法では、各プローバ間のカセット
搬送、セットアップに多くの時間を費やすばかりでなく
移送によるリスクの発生、各ウェハプローバ毎にセット
アップ手段を必要とするなどの欠点を有していた。
【0029】
【発明の効果】この出願の第1の発明によれば、1台の
ウェハプローバでEPROMの試験と消去との二つの性
格のことなる処理を実行することができるため、ウェハ
のプローバ間の移送時間およびセットアップに要する時
間の短縮が図れるとともに、ウェハの移送にともなうリ
スクの発生を減少でき、さらに、各ウェハプローバ毎に
ウェハ入出力装置や移し変え手段、自動位置合わせ手段
などのセットアップ手段を設ける必要がなくなり、機器
の設置面積を省略でき高価なクリーンルームの使用効率
を向上できるなど、製品歩留まりの向上、時間効率の上
昇、品質の向上および製品コストの低減に大きな効果が
ある。
【0030】この出願の第2の発明によれば、第1の発
明が奏する効果に加えて、ウェハの回転角度Θの設定を
自動位置合わせ装置によって行なうので、載置手段の制
御に当たってはΘに関する演算などをする必要がなくな
り、X軸方向およびY軸方向の調整を行なうだけで各チ
ップの位置合わせができ、載置台駆動手段および制御の
ためのソフトウエアを簡単なものとすることができる
【図面の簡単な説明】
【図1】本発明に係るEPROM用プローバの一例を示
したブロック図
【符号の説明】
1 第1載置手段、 2 第2載置手段、 3 接触手
段、 4 消去手段、5 自動位置合わせ手段、 6
移し替え手段、 7 ウェハカセット入出力手段、 8
ウェハカセット出力手段、 9 第1制御用コントロ
ーラ、 10第2制御用コントローラ、 11 テスト
マップのファイル手段、 12 第3制御用コントロー
ラ、 13 テスタ、 14 消去ドライバ、 17
移動ステージ、 18 ウェハプローバ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数個の紫外線消去型プログラマブルリ
    ードオンリーメモリチップが配設されたウェハ上の各メ
    モリチップの電極パッドの配列と対応する配列を持った
    複数組の探針を該チップの電極パッドに接触させること
    によってウェハとウェハテスタとを接続し該チップの試
    験を行う接触手段と、該チップの記憶内容を消去する消
    去手段とを備えたウェハプローバに於いて、 該チップの試験が行われる第1のウェハ載置手段および
    接触手段と、 該チップの記憶内容の消去処理が行われる第2のウェハ
    載置手段および消去手段と、 上記、第1のウェハ載置手段へウェハを載置させるとと
    もに該ウェハを第2のウェハ載置手段に移し替える移し
    替え手段とを備えることを特徴とするウェハプローバ。
  2. 【請求項2】 複数個の紫外線消去型プログラマブルリ
    ードオンリーメモリチップが配設されたウェハ上の各メ
    モリチップの電極パッドの配列と対応する配列を持った
    複数組の探針を該チップの電極パッドに接触させること
    によってウェハとウェハテスタとを接続し該チップの試
    験を行う接触手段と、該チップの記憶内容を消去する消
    去手段とを備えたウェハプローバに於いて、 該チップの試験が行われる第1のウェハ載置手段および
    接触手段と、 該チップの記憶内容の消去処理が行われる第2のウェハ
    載置手段および消去手段と、 第1のウェハ載置手段または第2のウェハ載置手段にウ
    ェハを載置するに先だってウェハの自動位置合わせを行
    う手段と、 上記、第1のウェハ載置手段へウェハを載置させるとと
    もに該ウェハを第2のウェハ載置手段に移し替える移し
    替え手段とを備えることを特徴とするウェハプローバ
JP3341814A 1991-12-02 1991-12-02 Eprom用ウェハプローバ Expired - Lifetime JPH07109841B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3341814A JPH07109841B2 (ja) 1991-12-02 1991-12-02 Eprom用ウェハプローバ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3341814A JPH07109841B2 (ja) 1991-12-02 1991-12-02 Eprom用ウェハプローバ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP14421085A Division JPS624334A (ja) 1985-07-01 1985-07-01 ウェハプローバ

Publications (2)

Publication Number Publication Date
JPH0541426A JPH0541426A (ja) 1993-02-19
JPH07109841B2 true JPH07109841B2 (ja) 1995-11-22

Family

ID=18348968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3341814A Expired - Lifetime JPH07109841B2 (ja) 1991-12-02 1991-12-02 Eprom用ウェハプローバ

Country Status (1)

Country Link
JP (1) JPH07109841B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5480039A (en) * 1977-12-08 1979-06-26 Nec Corp Holding time test method for semiconductor
JPS57162441A (en) * 1981-03-31 1982-10-06 Toshiba Corp Automatic wafer tester
JPS59178748A (ja) * 1983-03-30 1984-10-11 Hitachi Ltd レ−ザ処理方法

Also Published As

Publication number Publication date
JPH0541426A (ja) 1993-02-19

Similar Documents

Publication Publication Date Title
US6988231B2 (en) On-chip method and apparatus for testing semiconductor circuits
US6963208B2 (en) Probe device, probe card channel information creation program, and probe card information creation device
US6052653A (en) Spreading resistance profiling system
JP5018183B2 (ja) プローブ装置、プロービング方法及び記憶媒体
JPH08171623A (ja) Icカード、及びフラッシュメモリの並列処理方法
JPH07249660A (ja) プロ−ビング装置およびプロ−ビング方法
JP2004233355A (ja) テスト信号ファンアウト装置および少なくとも一つのデバイスにテストデータブロックを同時に供給する方法
JPH07109841B2 (ja) Eprom用ウェハプローバ
JPH0417347A (ja) プローブ装置
JP3016992B2 (ja) 半導体ウエハの検査リペア装置及びバーンイン検査装置
JPS624334A (ja) ウェハプローバ
JPS6220695B2 (ja)
JPH0750730B2 (ja) プロ−ブ装置
EP1328016A2 (en) Wafer-level test of integrated circuits
JP3152737B2 (ja) ウェハープロービング装置におけるステージ移動方法
JPS63217636A (ja) ウエハプロ−バ
JP2005177892A (ja) プローブ針研磨装置及びプローブ針研磨方法
JPH02265255A (ja) プローブ装置システム
JP2519041B2 (ja) 半導体ウエハのマ−キング方法およびその装置
JPH0687473B2 (ja) ウエハプロ−バ
JPS63244638A (ja) ウエハ−プロ−ビング装置
JPS63244637A (ja) プロ−ブ装置
JPS614968A (ja) プロ−ブ装置及びプロ−ブカ−ド
JPS6049642A (ja) 半導体装置の検査装置
JP2726899B2 (ja) プローブ装置