JP2519041B2 - 半導体ウエハのマ−キング方法およびその装置 - Google Patents

半導体ウエハのマ−キング方法およびその装置

Info

Publication number
JP2519041B2
JP2519041B2 JP61277560A JP27756086A JP2519041B2 JP 2519041 B2 JP2519041 B2 JP 2519041B2 JP 61277560 A JP61277560 A JP 61277560A JP 27756086 A JP27756086 A JP 27756086A JP 2519041 B2 JP2519041 B2 JP 2519041B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
marking
wafer
unit
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61277560A
Other languages
English (en)
Other versions
JPS63129639A (ja
Inventor
正巳 飽本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP61277560A priority Critical patent/JP2519041B2/ja
Publication of JPS63129639A publication Critical patent/JPS63129639A/ja
Application granted granted Critical
Publication of JP2519041B2 publication Critical patent/JP2519041B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は半導体ウエハ上に配列された集積回路等の不
良チップにマークをつけるマーキング方法およびその装
置に関する。
(従来の技術) ウエハ自動検査装置においては、検査用ステージに第
2図に示すような半導体ウエハ(1)を定められた方向
に位置決めをして、半導体ウエハ(1)に格子状に配列
されている多数のチップの電気的特性を、チップの電極
と同じ位置に配列をしたプローブ針を有するプローブカ
ードと接続するテスタにより順次検査し、不良チップに
はインク等によりマーク(4)をつけ、後工程でこのマ
ーク(4)に従って不良チップを除いている。
このようなウエハ自動検査装置において、不良チップ
にマークをつける従来の方法は、プローブカードの各プ
ローブ針がチップの各電極に接触し、プローブカードと
接続するテスタによりチップの電気的特性が検査される
と、その直後にその位置において各プローブ針の中央部
からマーキング装置のペンが挿入されて、マークがつけ
られるというものであった。
(発明が解決しようとする問題点) ところが、半導体チップの高集積化、高密度化が進む
につれてチップの電極数が多くなると、その電極数と同
数のプローブ針を有するプローブカードを使用すること
は変らないため、半導体チップの高集積化高密度化され
た分、狭いスペースに多数のプローブ針を密集して設け
なければならない。
したがって、プローブ針列で囲まれた中央部からマー
キング装置のペンを挿入させることが難しくなる。
即ち、マーキング時にペンがプローブ針に接触してプ
ローブ針先端の位置を狂わせたり、プローブ針にインク
が付着したり等のトラブルが発生するのは避けられな
い。
前記の問題点を解決する手段として、例えば、特開昭
57-162441、特開昭60-211956号公報等に開示された技術
があるが、次に述べるような欠点がある。
前者においては、検査用ステージとは別個のマーキン
グ用ステージを設けたもので、このステージはチップに
沿ってX方向、Y方向にインデックス駆動できると共
に、θ回転できるX,Y,θ駆動可能なステージに構成され
ている。
したがって、前記の問題点は解決できる。
しかしながら、マーキング時にはX方向、Y方向に駆
動されマーキング位置決めをするものであるため、ウエ
ハ外側にあるチップにマーキングする場合に必要となる
最大スペースは、第5図に破線で示すようにウエハの直
径Dを半径とする円に相当するスペースが必要となる。
ウエハが大口径化するに連れてこのスペースはますます
無視できなくなり、検査装置の小形コンパクト化、コス
トダウン化等の点で問題となる。
また、後者においては、検査用ステージをマーキング
用として使用するもので、検査用ステージを検査位置と
は別位置のマーキング位置に移動してマーキングするも
のであり、そのために、前記プローブ針に係るトラブル
は解決できるがマーキング中はウエハを検査できないと
いう問題がある。
本発明は前記の事情に対処してなされたもので、コン
パクトでスループットの高い半導体ウエハのマーキング
方法と、その装置を提供しようとするものである。
〔発明の構成〕
(問題点を解決するための手段) すなわち本発明は、半導体ウエハ上に配列されたチッ
プにマーキングするに際し、一方向に直線移動および回
転駆動によりマーキング位置決めをすることを特徴とす
る。
(作用) 本発明のマーキング方法によれば、マーキング位置決
めをY方向θ回転駆動により行なうので、従来のX方向
Y方向駆動による位置合せ方法と比べて必要なスペース
が1/2.4と狭くて構成でき、また半導体ウエハ検査装置
に利用した場合には装置のコンパクト化、検査スループ
ットの大幅な向上等の優れた効果がある。
(実施例) 以下、本発明の半導体ウエハのマーキング方法および
その装置を半導体ウエハプローバに適用した実施例を図
面に基づいて説明する。
プローバ本体10内には、検査前のウエハ1を収納した
ウエハ収納器5が複数個ストックされており、このウエ
ハ収納器5の左前方に初期位置合せ部6が配置されてい
る。
この初期位置合せ部6はウエハ収納器5方向に伸縮可
能な図示しないチャック例えば真空吸着を利用したバキ
ュームピンセット等を有し、ウエハ収納器5に収納され
ているウエハ1を搬入搬出可能に構成されている。
またこの初期位置合せ部6は図示しない駆動装置によ
り、Y方向に移動およびθ回転が可能に構成されてい
る。
本体10の左側には、例えば真空チャック等によりウエ
ハ1を吸着保持する検査部8が配置されており、この検
査部8は図示しない駆動装置によりXYθ駆動可能に構成
されている。
そして、この検査部8と初期位置合せ部6との中間に
は、例えばバキュームピンセット等によりウエハ1を吸
着保持し移送する移し替え部7が配置されており、この
移し替え部7は上チャック7a、下チャック7bの2つのチ
ャックからなり、支点7cを中心に回転可能で、この上チ
ャック7a、下チャック7bは、初期位置合せ部6検査部8
に載置されたウエハ1を吸着保持可能に構成されてい
る。
初期位置合せ部6の上方位置には、マーキング部9が
配置されておりウエハ1の不良チップにマーキングをす
る。
なお、検査部8と図示しないテスターにより検査され
たウエハ1の検査結果は記憶部11に記憶され、この記憶
部11の記憶内容に基づきマーキング制御部12がマーキン
グ部9を制御するように構成されている。
そして上記構成のこのウエハ自動検査装置では、次の
ようにして自動検査を行なう。
まず初期位置合せ部6がY方向に移動し、検査前のウ
エハ1が収納されているウエハ収納器5の正面位置に停
止して、図示しないチャックが伸張し、ウエハ1を1枚
吸着保持して取り出す。
そして、ウエハ1を初期位置合せ部6に移し、ウエハ
1のセンター出しおよびθ回転駆動によりウエハ1を回
転させ、ウエハ1を定められた位置例えばオリエンテー
ションフラット2が前方側に位置するように初期位置合
せを行ない、初期位置合せ部6はY方向に移動して移し
替え部7によりウエハ1の移し替えが行なわれる定位置
に停止待機する。
次に、移し替え部7の、例えば下チャック7bが時計回
りに回転し、定位置に停止待機している初期位置合せ部
7に載置されているウエハ1を吸着保持して、今度は反
時計回りに回転し検査部8に向い定位置に停止すると、
ウエハ1は検査部8により吸着保持され、下チャック7b
は時計回りに回転して原位置に戻る。
そしてウエハ1は、検査部8のX,Y,θ駆動機構により
高精度で位置決めされ、図示しないテスターと図示しな
いプローブカードによりウエハ1上に構成されたチップ
の電気的特性を順次検査する。
検査の結果は記憶部11に記憶し、不良チップがある場
合にはその不良チップの番地例えば(Xn,Yn)と、不良
であることが記憶される。
一方、次の検査用のウエハ1は、初期位置合せ部6に
よりウエハ収納器5から搬出され、前記説明した動作を
経て移し替え部7の下チャック7bに保持され、第1図に
示す原位置に停止待機する。
ウエハ1の全てのチップ3の検査が終るとウエハ1
を、移し替え部7の上チャック7aで吸着保持し時計回り
に搬送し、待機している初期位置合せ部6に載置する。
また次の検査用ウエハ1を下チャック7bにて吸着保持し
反時計回りに回転して検査部8に載置する。
そして、記憶部11の内容に基づきマーキング制御部12
がYθ位置決め処理をし、初期位置合せ部6のYθ駆動
機能を制御して、不良チップの位置決めおよびマーキン
グを行なう。
検査部8における不良チップの番地に基づいて初期位
置合せ部6にて位置決めをする方法として、例えば次の
ような方法で行なうことができる。
第3図において、横軸をX軸、縦軸をY軸、原点をO
とする座標系において、ウエハ1の中心を原点Oの位置
とし、ウエハ検査で不良となったチップの番地Aすなわ
ち位置Aを(xA,yA)とすると、中心OからAまでの距
離は、 で表わされ、また、Y軸と▲▼のなす角度θで表わすことができる。
上記式からわかるように、検査部8においてX軸Y軸
の直交座標で表わされていた位置情報は、初期位置合せ
部6においてY軸角度θの極座標に変換して表わすこと
ができるので、マーキング制御部12でプログラム処理す
ることにより構成できる。
したがって、例えば第3図に示すウエハ1が、初期位
置合せ部6に載置されており、マーキング部9のマーキ
ング位置が原点O上にあるとすれば、位置Aを原点Oに
一致させるには、角度θ=Oになるまで初期位置合せ
部6をθ回転させ、次に距離▲▼=OになるまでY
方向に移動させればよい。
上記動作を不良チップ全てに対応してくり返せばマー
キングは終了する。
その後、初期位置合せ部6は前記ウエハ1が収納され
ていたウエハ収納器5の正面位置にY方向に移動して、
このウエハをウエハ収納器5に戻して収納する。
なお、ウエハ1の格子状のスクライブラインの横線と
オリエンテーションフラット2が平行ではなく、角度θ
の傾きがある場合には、検査装置本体10の精密アライ
メント情報に基づいて、初期位置合せ部6において角度
θだけ角度θに対して増減補正回転させればよい。
以上、本発明の実施例として半導体ウエハ検査装置に
ついて説明したが、Y方向とθ回転駆動による位置決め
方法は単独機としてのマーキング装置としても利用でき
ることは言うまでもない。
〔発明の効果〕
上述のように本発明のマーキング方法およびその装置
によれば、マーキング用としての占有スペースは従来の
XY位置決め方法の1/2.4でよく、また半導体ウエハ自動
検査装置においては検査とマーキングが同時にでき、装
置のコンパクト化、コストダウン化、検査のスループッ
ト向上を計ることができる。
【図面の簡単な説明】
第1図は本発明の一実施例のウエハ自動検査装置を示す
平面図、第2図は第1図装置により検査されたウエハの
説明図、第3図は第1図によるマーキングに際してのウ
エハ上の位置を表わす説明図、第4図は第1図のマーキ
ング用スペースを示す図、第5図は従来のマーキング用
スペースを示す図である。 1……半導体ウエハ、2……オリエンテーションフラッ
ト、3……チップ、4……マーク、5……ウエハ収納
器、6……初期位置合せ部、7……移し替え部、7a……
上チャック、7b……下チャック、7c……支点、8……検
査部、9……マーキング部、10……本体、11……記憶
部、12……マーキング制御部。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体ウエハ上に配列されたチップにマー
    キングするに際し、前記半導体ウエハの設けられる平面
    内で一方向に直線移動および前記平面内で前記半導体ウ
    エハを回転駆動の少くとも一方の手段によりマーキング
    位置決めをすることを特徴とするマーキング方法。
  2. 【請求項2】前記半導体ウエハを搬入搬出し一方向に直
    線移動および回転駆動に構成され前記半導体ウエハの初
    期位置合せを行なう初期位置合せ部と、この位置合せ部
    で初期位置合せされた前記半導体ウエハを載置し順次所
    定位置に駆動して検査するための検査部と、この検査部
    での前記半導体ウエハの検査結果を記憶する記憶部と、
    この記憶部に記憶された内容から前記半導体ウエハの不
    良チップにマークをつけるためのマーキング部と、前記
    記憶部の記憶内容に基づいて前記位置合せ部および前記
    マーキング部を制御するマーキング制御部とを備えた半
    導体ウエハ自動検査装置において、前記初期位置合せ部
    において検査完了した前記半導体ウエハについて、半導
    体ウエハの設けられる平面内で一方向に直線移動および
    前記平面内で前記半導体ウエハを回転駆動の少くとも一
    方の手段によりマーキング位置決めをし不良チップにマ
    ーキンクすることを特徴とする半導体ウエハ検査装置。
  3. 【請求項3】一方向に直線移動および回転駆動により半
    導体ウエハのマーキング位置決めをすることを特徴とす
    る半導体ウエハ用マーキング装置。
JP61277560A 1986-11-20 1986-11-20 半導体ウエハのマ−キング方法およびその装置 Expired - Lifetime JP2519041B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61277560A JP2519041B2 (ja) 1986-11-20 1986-11-20 半導体ウエハのマ−キング方法およびその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61277560A JP2519041B2 (ja) 1986-11-20 1986-11-20 半導体ウエハのマ−キング方法およびその装置

Publications (2)

Publication Number Publication Date
JPS63129639A JPS63129639A (ja) 1988-06-02
JP2519041B2 true JP2519041B2 (ja) 1996-07-31

Family

ID=17585222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61277560A Expired - Lifetime JP2519041B2 (ja) 1986-11-20 1986-11-20 半導体ウエハのマ−キング方法およびその装置

Country Status (1)

Country Link
JP (1) JP2519041B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730527B1 (en) 2001-12-31 2004-05-04 Hyperchip Inc. Chip and defect tolerant method of mounting same to a substrate
JP5908315B2 (ja) * 2012-03-21 2016-04-26 エスアイアイ・セミコンダクタ株式会社 半導体ウェハマーキング装置とマーキング方法

Also Published As

Publication number Publication date
JPS63129639A (ja) 1988-06-02

Similar Documents

Publication Publication Date Title
JP5088167B2 (ja) プローブ装置、プロービング方法及び記憶媒体
JP5120017B2 (ja) プローブ装置
EP0837333A2 (en) Apparatus for aligning a semiconductor wafer with an inspection contactor
TWI442509B (zh) Check the device
KR100479161B1 (ko) 센터링 장치 및 반도체 제조 장치
JP5381118B2 (ja) プローブ装置
JP5120027B2 (ja) プローブ装置及びプロービング方法
US6249342B1 (en) Method and apparatus for handling and testing wafers
TW200903699A (en) Probe apparatus
US20020044864A1 (en) Method of delivering target object to be processed, table mechanism of target object and probe apparatus
KR20100085066A (ko) 통합식 웨이퍼 운반 기구
KR20200120704A (ko) 콘택트 정밀도 보증 방법, 콘택트 정밀도 보증 기구, 및 검사 장치
US6791346B2 (en) Testing of BGA and other CSP packages using probing techniques
JPH0669295A (ja) プローブシステム
JP3144672B2 (ja) プローブ装置及びプローブ針の研磨方法
JP2002270672A (ja) アライメント方法及び基板検査装置
JP2519041B2 (ja) 半導体ウエハのマ−キング方法およびその装置
JPH04330753A (ja) 半導体検査装置及び半導体検査方法
CN114077162A (zh) 一种光刻系统、基片交接系统及曝光方法
JP3303968B2 (ja) ウエハと接触子の位置合わせ装置
JP2784793B2 (ja) 半導体検査装置及び半導体素子のアライメント方法
JPH0719810B2 (ja) プロ−ブ装置
JPH02281101A (ja) 半導体検査装置
JPH0763068B2 (ja) ウエハプローバ
JPH04369851A (ja) 半導体装置の製造方法および製造装置