JPS63129639A - 半導体ウエハのマ−キング方法およびその装置 - Google Patents

半導体ウエハのマ−キング方法およびその装置

Info

Publication number
JPS63129639A
JPS63129639A JP27756086A JP27756086A JPS63129639A JP S63129639 A JPS63129639 A JP S63129639A JP 27756086 A JP27756086 A JP 27756086A JP 27756086 A JP27756086 A JP 27756086A JP S63129639 A JPS63129639 A JP S63129639A
Authority
JP
Japan
Prior art keywords
marking
wafer
semiconductor wafer
section
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27756086A
Other languages
English (en)
Other versions
JP2519041B2 (ja
Inventor
Masami Akumoto
正巳 飽本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP61277560A priority Critical patent/JP2519041B2/ja
Publication of JPS63129639A publication Critical patent/JPS63129639A/ja
Application granted granted Critical
Publication of JP2519041B2 publication Critical patent/JP2519041B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は半導体ウェハ上に配列された集積回路等の不良
チップにマークをつけるマーキング方法およびその装置
に関する。
″(従来の技術) ウェハ自動検査装置においては、検査用ステージに第2
図に示すような半導体ウェハ■を定められた方向に位置
決めをして、半導体ウェハ■に格子状に配列されている
多数のチップの電気的特性を、チップの電極と同じ位置
に配列をしたプローブ針を有するプローブカードと接続
するテスタにより順次検査し、不良チップにはインク等
によりマークに)をつけ、後工程でこのマークに)に従
って不良チップを除いている・ このようなウェハ自動検査装置において、不良チップに
マークをつける従来の方法は、プローブカードの各プロ
ーブ針がチップの各電極に接触し、プローブカードと接
続するテスタによりチップの電気的特性が検査されると
、その直後にその位置において各プローブ針の中央部か
らマーキング装置のペンが挿入されて、マークがつけら
れるというものであった。
(発明が解決しようとする問題点) ところが、半導体チップの高集積化、高密度化が進むに
つれてチップの電極数が多くなると、その電極数と同数
のプローブ針を有するプローブカードを使用することは
変らないため、半導体チップの高集積化高密度化された
分、狭いスペースに多数のプローブ針を密集して設けな
ければならない。
したがって、プローブ針列で囲まれた中央部からマーキ
ング装置のペンを挿入させることが難しくなる。
即ち、マーキング時にペンがプローブ針に接触してプロ
ーブ針先端の位置を狂わせたり、プローブ針にインクが
付着したり等のトラブルが発生するのは避けられない。
前記の問題点を解決する手段として、例えば、特開昭5
7−162441、特開昭60−211956号公報等
に開示された技術があるが、次に述べるような欠点があ
る。
前者においては、検査用ステージとは別個のマーキング
用ステージを設けたもので、このステージはチップに沿
ってX方向、Y方向にインデックス駆動できると共に、
θ回転できるX、Y、 θ駆動可能なステージに構成さ
れている。
したがって、前記の問題点は解決できる。
しかしながら、マーキング時にはX方向、Y方向に駆動
されマーキング位置決めをするものであるため、ウェハ
外側にあるチップにマーキングする場合に必要となる最
大スペースは、第5図に破線で示すようにウェハの直径
りを半径とする円に相当するスペースが必要となる。ウ
ェハが大口径化するに連れてこのスペースはますます無
視できなくなり、検査装置の小形コンパクト化、コスト
ダウン化等の点で問題となる。
また、後者においては、検査用ステージをマーキング用
として使用するもので、検査用ステージを検査位置とは
別位置のマーキング位置に移動してマーキングするもの
であり、そのために、前記プローブ針に係るトラブルは
解決できるがマーキング中はウェハを検査できないとい
う問題がある。
本発明は前記の事情に対処してなされたもので、コンパ
クトでスループットの高い半導体ウェハのマーキング方
法と、その装置を提供しようとするものである。
〔発明の構成〕
(問題点を解決するための手段) すなわち本発明は、半導体ウェハ上に配列されたチップ
にマーキングするに際し、一方向に直線移動および回転
駆動によりマーキング位置決めをすることを特徴とする
(作用) 本発明のマーキング方法によれば、マーキング位置決め
をY方向θ回転駆動により行なうので。
従来のX方向Y方向駆動による位置合せ方法と比べて必
要なスペースが1/2.4と狭くて構成でき。
また半導体ウェハ検査装置に利用した場合には装置のコ
ンパクト化、検査スループットの大幅な向上等の優れた
効果がある。
(実施例) 以下、本発明の半導体ウェハのマーキング方法およびそ
の装置を半導体ウエハプローバに適用した実施例を図面
に基づいて説明する。
−プローパ本体10内には、検査前のウェハ1を収納し
たウェハ収納器5が複数個ストックされており、このウ
ェハ収納器5の左前方に初期位置合せ部6が配置されて
いる。
この初期位置合せ部6はウェハ収納器5方向に伸縮可能
な図示しないチャック例えば真空吸着を利用したバキュ
ームピンセット等を有し、ウェハ収納器5に収納されて
いるウェハ1を搬入搬出可能に構成されている。
またこの初期位置合せ部6は図示しない駆動装置により
、Y方向に移動およびθ回転が可能に構成されている。
本体10の左側には、例えば真空チャック等によりウェ
ハ1を吸着保持する検査部8が配置されており、この検
査部8は図示しない駆動装置によりXYθ駆動可能に構
成されている。
そして、この検査部8と初期位置合せ部6との中間には
1例えばバキュームピンセット等によりウェハ1を吸着
保持し移送する移し替え部7が配置されており、この移
し替え部7は上チャック7a、下チャック7bの2つの
チャックからなり、支点7cを中心に回転可能で、この
上チャック7a、下チャック7bは、初期位置合せ部6
検査部8に載置されたウェハ1を吸着保持可能に構成さ
れている。
初期位置合せ部6の上方位置には、マーキング部9が配
置されておりウェハ1の不良チップにマーキングをする
なお、検査部8と図示しないテスターにより検査された
ウェハ1の検査結果は記憶部11に記憶され、この記憶
部11の記憶内容に基づきマーキング制御部12がマー
キング部9を制御するように構成されている。
そして上記構成のこのウェハ自動検査装置では。
次のようにして自動検査を行なう。
まず初期位置合せ部6がY方向に移動し、検査前のウェ
ハ1が収納されているウェハ収納器5の正面位置に停止
して、図示しないチャックが伸張し、ウェハ1を1枚吸
着保持して取り出す。
そして、ウェハ1を初期位置合せ部6に移し、ウェハ1
のセンター出しおよびθ回転駆動によりウェハ1を回転
させ、ウェハ1を定められた位置例えばオリエンテーシ
ョンフラット2が前方側に位置するように初期位置合せ
を行ない、初期位置合せ部6はY方向に移動して移し替
え部7によりウェハ1の移し替えが行なわれる定位置に
停止待機する。
次に、移し替え部7の、例えば下チャック7bが時計回
りに回転し、定位置に停止待機している初期位置合せ部
7に載置されているウェハ1を吸着保持して、今度は反
時計回りに回転し検査部8に向い定位置に停止すると、
ウェハ1は検査部8により吸着保持され、下チャック7
bは時計回りに回転して原位置に戻る。
そしてウェハ1は、検査部8のX、Y、θ駆動機構によ
り高精度で位置決めされ、図示しないテスターと図示し
ないプローブカードによりウェハ1上に構成されたチッ
プの電気的特性を順次検査する。
検査の結果は記憶部11に記憶し、不良チップがある場
合にはその不良チップの番地例えば(Xn、Yn)と、
不良であることが記憶される。
一方、次の検査用のウェハ1は、初期位置合せ部6によ
りウェハ収納器5から搬出され、前記説明した動作を経
て移し替え部7の下チャック7bに保持され、第1図に
示す原位置に停止待機する。
ウェハ1の全てのチップ3の検査が終るとウェハ1を、
移し替え部7の上チャック7aで吸着保持し時計回りに
搬送し、待機している初期位置合せ部6に載置する。ま
た次の検査用ウェハ1を下チャック7bにて吸着保持し
反時計回りに回転して検査部8に載置する。
そして、記憶部11の内容に基づきマーキング制御部1
2がYO位置決め処理をし、初期位置合せ部6のYθ駆
動機能を制御して、不良チップの位置決めおよびマーキ
ングを行なう。
検査部8における不良チップの番地に基づいて初期位置
合せ部6にて位置決めをする方法として。
例えば次のような方法で行なうことができる。
第3図において、横軸をX軸、縦軸をY軸、原 ′点を
0とする座標系において、ウェハ1の中心を原点0の位
置とし、ウェハ検査で不良となったチップの番地Aすな
わち位置Aを(工^#yA)とすると、中心OからAま
での距離は、 0A=a/xh2+*h”で表わされ。
また、Y軸と面のなす角度θ^は OA = tan−’−”で表わすことができる。
1FA 上記式かられかるように、検査部8においてX軸Y軸の
直交座標で表わされていた位置情報は、初期位置合せ部
6においてY軸角度θの極座標に変換して表わすことが
できるので、マーキング制御部12でプログラム処理す
ることにより構成できる。
したがって、例えば第3図に示すウェハ1が、初期位置
合せ部6に載置されており、マーキング部9のマーキン
グ位置が原点O上にあるとすれば、位置At&原点0に
一致させるには、角度0^=0になるまで初期位置合せ
部6をθ回転させ、次に距離0A=0になるまでY方向
に移動させればよい。
上記動作を不良チップ全てに対応してくり返せばマーキ
ングは終了する。
その後、初期位置合せ部6は前記ウェハ1が収納されて
いたウェハ収納器5の正面位置にY、方向に移動して、
このウェハをウェハ収納器5に戻して収納する。
なお、ウェハ1の格子状のスクライブラインの横線とオ
リエンテーションフラット2が平行ではなく、角度0゜
の傾きがある場合には、検査装置本体10の精密アライ
メント情報に基づいて、初期位置合せ部6において角度
Oaだけ角度θ^に対して増減補正回転させればよい。
以上、本発明の実施例として半導体ウェハ検査装置につ
いて説明したが、Y方向とθ回転駆動による位置決め方
法は単独機としてのマーキング装置としても利用できる
ことは言うまでもない。
〔発明の効果〕
上述のように本発明のマーキング方法およびその装置に
よれば、マーキング用としての占有スペースは従来のX
Y位置決め方法の1/2.4でよく、また半導体ウェハ
自動検査装置においては検査とマーキングが同時にでき
、装置のコンパクト化、コストダウン化、検査のスルー
プット向上を計ることができる。
【図面の簡単な説明】
第1図は本発明の一実施例のウェハ自動検査装置を示す
平面図、第2図は第1図装置により検査されたウェハの
説明図、第3図は第1図によるマーキングに際してのウ
ェハ上の位置を表わす説明図、第4図は第1図のマーキ
ング用スペースを示す図、第5図は従来のマーキング用
スペースを示す図である。 1・・・半導体ウェハ。 2・・・オリエンテーションフラット。 3・・・チップ、 4・・・マーク。 5・・・ウェハ収納器。 6・・・初期位置合せ部、 7・・・移し替え部、 7a・・・上チャック、 7b・・・下チャック。 7c・・・支点、 8・・・検査部、 9・・・マーキング部、 lO・・・本体、 11・・・記憶部、 12・・・マーキング制御部。

Claims (1)

  1. 【特許請求の範囲】 (1)半導体ウェハ上に配列されたチップにマーキング
    するに際し、前記半導体ウェハの設けられる平面内で一
    方向に直線移動および前記平面内で前記半導体ウェハを
    回転駆動の少くとも一方の手段によりマーキング位置決
    めをすることを特徴とするマーキング方法。(2)前記
    半導体ウェハを搬入搬出し一方向に直線移動および回転
    駆動に構成され前記半導体ウェハの初期位置合せを行な
    う初期位置合せ部と、この位置合せ部で初期位置合せさ
    れた前記半導体ウェハを載置し順次所定位置に駆動して
    検査するための検査部と、この検査部での前記半導体ウ
    ェハの検査結果を記憶する記憶部と、この記憶部に記憶
    された内容から前記半導体ウェハの不良チップにマーク
    をつけるためのマーキング部と、前記記憶部の記憶内容
    に基づいて前記位置合せ部および前記マーキング部を制
    御するマーキング制御部とを備えた半導体ウェハ自動検
    査装置において、前記初期位置合せ部において検査完了
    した前記半導体ウェハについて、半導体ウェハの設けら
    れる平面内で一方向に直線移動および前記平面内で前記
    半導体ウェハを回転駆動の少くとも一方の手段によりマ
    ーキング位置決めをし不良チップにマーキングすること
    を特徴とする半導体ウェハ検査装置。 (3)一方向に直線移動および回転駆動により半導体ウ
    ェハのマーキング位置決めをすることを特徴とする半導
    体ウェハ用マーキング装置。
JP61277560A 1986-11-20 1986-11-20 半導体ウエハのマ−キング方法およびその装置 Expired - Lifetime JP2519041B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61277560A JP2519041B2 (ja) 1986-11-20 1986-11-20 半導体ウエハのマ−キング方法およびその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61277560A JP2519041B2 (ja) 1986-11-20 1986-11-20 半導体ウエハのマ−キング方法およびその装置

Publications (2)

Publication Number Publication Date
JPS63129639A true JPS63129639A (ja) 1988-06-02
JP2519041B2 JP2519041B2 (ja) 1996-07-31

Family

ID=17585222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61277560A Expired - Lifetime JP2519041B2 (ja) 1986-11-20 1986-11-20 半導体ウエハのマ−キング方法およびその装置

Country Status (1)

Country Link
JP (1) JP2519041B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730527B1 (en) 2001-12-31 2004-05-04 Hyperchip Inc. Chip and defect tolerant method of mounting same to a substrate
JP2013197400A (ja) * 2012-03-21 2013-09-30 Seiko Instruments Inc 半導体ウェハマーキング装置とマーキング方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730527B1 (en) 2001-12-31 2004-05-04 Hyperchip Inc. Chip and defect tolerant method of mounting same to a substrate
JP2013197400A (ja) * 2012-03-21 2013-09-30 Seiko Instruments Inc 半導体ウェハマーキング装置とマーキング方法

Also Published As

Publication number Publication date
JP2519041B2 (ja) 1996-07-31

Similar Documents

Publication Publication Date Title
JP5088167B2 (ja) プローブ装置、プロービング方法及び記憶媒体
EP0837333A2 (en) Apparatus for aligning a semiconductor wafer with an inspection contactor
JP4343546B2 (ja) ウェーハ裏面検査装置及び検査方法
TW200903699A (en) Probe apparatus
TWI298186B (en) Centering mechanism, centering unit, semiconductor manufacturing apparatus, and centering method
WO2018154941A1 (ja) テストシステム
GB1531429A (en) Apparatus for handling semi-conductor wafers to facilitate making electrical tests on semiconductor devices and testing method
JP5120027B2 (ja) プローブ装置及びプロービング方法
KR20200120704A (ko) 콘택트 정밀도 보증 방법, 콘택트 정밀도 보증 기구, 및 검사 장치
JPH0669295A (ja) プローブシステム
KR20130018580A (ko) 웨이퍼 반송 장치
US7108471B2 (en) Transporting tool for object to be tested, and object-to-be-tested transporting system
JPH04330753A (ja) 半導体検査装置及び半導体検査方法
JPS63129639A (ja) 半導体ウエハのマ−キング方法およびその装置
JPS62262438A (ja) ウエハ処理装置
JPH0266474A (ja) 半導体素子の検査方法
JP3783074B2 (ja) ウエハ検査装置
JPH06349910A (ja) プローブカードの針位置合わせ方法
JPS63237429A (ja) ウエハプロ−バ
JPH0627252A (ja) 被処理体の位置合わせ装置
JPH04298057A (ja) プロービング装置及び方法
JPH02272371A (ja) 半導体検査装置及び半導体素子のアライメント方法
JPH02278169A (ja) 半導体検査装置
JPH0528767Y2 (ja)
JP2876171B2 (ja) 検査方法