JPH0541427A - ウエハプローバ - Google Patents

ウエハプローバ

Info

Publication number
JPH0541427A
JPH0541427A JP34181591A JP34181591A JPH0541427A JP H0541427 A JPH0541427 A JP H0541427A JP 34181591 A JP34181591 A JP 34181591A JP 34181591 A JP34181591 A JP 34181591A JP H0541427 A JPH0541427 A JP H0541427A
Authority
JP
Japan
Prior art keywords
wafer
mounting
test
mounting means
prober
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34181591A
Other languages
English (en)
Other versions
JPH0828409B2 (ja
Inventor
Keiichi Yokota
敬一 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP3341815A priority Critical patent/JPH0828409B2/ja
Publication of JPH0541427A publication Critical patent/JPH0541427A/ja
Publication of JPH0828409B2 publication Critical patent/JPH0828409B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】 複数のウェハテストを、一つのウェハプロー
バ内で行うことを可能にするウェハプローバを提供す
る。 【構成】 複数個のチップが配設されたウェハを試験す
る装置であって、複数組の探針を該チップの電極パッド
に接触させることによってウェハと第1のウェハテスタ
13とを接続し該チップの試験を行う第1の接触手段3
と、複数組の探針を該チップの電極パッドに接触させる
ことによってウェハと第2のウェハテスタ14とを接続
し該チップの試験を行う第2の接触手段4と、該チップ
の第1の試験が行れる第1のウェハ載置手段1と、該チ
ップの第2の試験が行れる第2のウェハ載置手段2と、
第1のウェハ載置手段および第2のウェハ載置手段に移
送する移し替え手段6とからウェハプローバを構成す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体ウェハ内のチッ
プの特性を試験する際に用いられるウェハプローバに関
する。
【0002】
【従来の技術】一般に半導体ウェハ内のチップの特性を
試験するための装置として、通称ウェハテスタ(以下テ
スタという)がある。このテスタをウェハプローバと接
続し、チップの試験を行っている。従来のウェハテスト
工程は、一般にウェハ内に配設された各チップ内の電極
パッドにプローバの探針の先端を接触させてチップとテ
スタとを接続し、テスタからチップに試験信号を入出力
し、該チップの特性を試験している。半導体の集積度が
高くなるにつれて、1チップの試験内容が多くなり試験
に要する時間が長くなってきている。このため試験装置
を構成するウェハプローバの設置台数も必然的に多くな
ってきている。チップの試験工程は、ウェハカセットに
格納されたウェハを取りだしウェハの位置合わせを行っ
て載置台に載置した後接触手段をチップの電極パッドに
接触させることによりチップをテスタに接続して行われ
ている。このため試験装置ごとにウェハを試験装置に搬
入載置する搬入手段が必要となっていた。しかしなが
ら、このような方法では、ウェハの搬入手段の稼動時間
がウェハの試験時間に比べて短いために搬入手段の遊休
時間が長くなり搬入手段の稼動率が低下して生産効率が
低くなる欠点が在った。
【0003】
【発明が解決しようとする課題】本発明は、上述した問
題に鑑み、これらの欠点を一掃する目的でなされたもの
で、複数のウェハテストを、一つのウェハプローバ内で
行うことを可能にするウェハプローバを提供することを
目的としている。
【0004】
【課題を解決するための手段】この出願の第1の発明
は、複数個のチップが配設されたウェハを載置する載置
手段と、該ウェハの各チップの電極パッドの配列と同じ
配列を持った複数組の探針を該チップの電極パッドに接
触させる接触手段と、ウェハカセット入出力手段と前記
載置手段との間のウェハ移し替え手段とを備えたウェハ
プローバに於いて、チップの第1の試験が行れる第1の
ウェハ載置手段および第1の接触手段と、チップの第2
の試験が行れる第2のウェハ載置手段および第2の接触
手段と、ウェハカセット入出力手段と、前記ウェハカセ
ット入出力手段と前記第1の載置手段との間または前記
ウェハカセット入出力手段と前記第2のウェハ載置手段
との間でウェハを移し替える移し替え手段とからウェハ
プローバを構成する。
【0005】この出願の第2の発明は、複数個のチップ
が配設されたウェハを載置する載置手段と、該ウェハの
各チップの電極パッドの配列と同じ配列を持った複数組
の探針を該チップの電極パッドに接触させる接触手段
と、ウェハカセット入出力手段と前記載置手段との間の
ウェハ移し替え手段とを備えたウェハプローバに於い
て、チップの第1の試験が行れる第1のウェハ載置手段
および第1の接触手段と、チップの第2の試験が行れる
第2のウェハ載置手段および第2の接触手段と、ウェハ
カセット入出力手段と、前記ウェハカセット入出力手段
と前記第1の載置手段との間または前記ウェハカセット
入出力手段と前記第2のウェハ載置手段との間でウェハ
を移し替える移し替え手段と、第1のウェハ載置手段ま
たは第2のウェハ載置手段にウェハ移し替え手段でウェ
ハを移し替えるに先立ってウェハの自動位置合わせを行
う自動位置合わせ手段とからウェハプローバを構成す
る。
【0006】
【作用】ウェハカセット入出力手段からウェハ移し替え
手段により取り出されたウェハは、載置手段の載置台へ
移し替えられる。前記載置手段はウェハを吸着し、チッ
プ列の位置合わせをした後に、チップ内の回路を試験
し、そのチップの試験結果は、記憶メモリに記憶され
る。試験の終了した該ウェハは、前記ウェハ移し替え手
段により、前記ウェハカセット入出力手段へ戻される。
また、ウェハの自動位置合わせ手段を備えたことによ
り、前記載置手段へのウェハの移し替えに先立ってウェ
ハの位置合わせを行う。
【0007】
【実施例】以下、本発明のウェハプローバの実施例を説
明する。図1は、複数個のチップが配設されたウェハを
試験するウェハプローバの実施例を説明するブロック図
である。本発明の実施例であるウェハプローバ18は、
ウェハカセット入出力手段7と、移動ステージ17と、
第1制御コントローラ9と、第2制御コントローラ10
と、第3制御コントローラ12と、テストマップのファ
イル手段11とから構成されている。
【0008】移動ステージ17は、第1載置手段1と、
第1接触手段3と、ウェハ移し替え手段6と、自動位置
合わせ手段5と、第2載置手段2と、第2接触手段4と
から構成されている。ウェハプローバ18は、ウェハを
第1載置手段1の載置台に吸着し、第1接触手段3が該
ウェハ内に設けられた複数個のチップの各々に接触した
後、前記第1接触手段3をメジャーリングケーブルを介
して第1テスタ13が試験するように構成されている。
ウェハカセット入出力手段7において最大25枚のウェ
ハが格納されたウェハカセットから取り出されたウェハ
は、移し替え手段6による第1載置手段1への移し替え
に先立って、自動位置合わせ手段5により、ウェハの自
動位置合わせが行われるように構成されている。
【0009】第1載置手段1に移し替えられたウェハ
は、前記第1載置手段1に吸着保持されてウェハのチッ
プの配列方向が調整されるように構成される。第1載置
手段1の載置台に吸着保持されたウェハは、チップの電
極パッドにプローブカードと呼ばれる接触手段3の探針
が接触してメジャリングケーブルを介して第1のテスタ
13に接続される。第1テスタ13は、第1制御用コン
トローラ9によって制御され第1載置手段1の載置台に
吸着保持された該ウェハの複数個のチップを各チップに
ついて順次試験するように構成されている。試験の結果
は、第1テスタ13より第一制御コントローラ9を経由
してテストマップのファイル手段11に記録されるよう
に構成されている。
【0010】第1載置手段1での試験を終了したウェハ
は、移し替え手段6によって前記ウェハカセット入出力
手段7のウェハカセットに戻されるように構成されてい
る。上記の第1載置手段1の試験と同時に第2載置手段
において上記第1載置手段1のウェハと異なるウェハの
試験が行われる。すなわち、ウェハカセット入出力手段
7のウェハカセットから移し替え手段6により取り出さ
れ、自動位置合わせ手段5によりウェハ位置合わせを行
ない第2載置手段2の載置台に吸着保持されたウェハ
は、接触手段4の探針が接触してメジャリングケーブル
を介して第2のテスタ14に接続されるように構成され
ている。試験の結果は、第2テスタ14から第2制御用
コントローラ10を経由してテストマップのファイル手
段11に記録されるように構成されている。第2載置手
段2で試験を終了したウェハは、移し替え手段6によっ
て前記ウェハカセット入出力手段7のウェハカセットに
戻されるように構成されている。第1制御用コントロー
ラ9は、ウェハカセット入出力手段7と第1載置手段1
とを制御する。第2制御コントローラ10は、第2載置
手段2を制御する。第3制御コントローラ12は、自動
位置合わせ手段5と移し替え手段6とを制御する。第
1、第2、第3制御コントローラ9、10、12は、バ
ス制御され交信されて各情報は互いに伝達されている。
【0011】テストマップのファイル手段11は、第1
載置手段1に保持されたウェハを第1接触手段3を介し
て第1テスタ13により試験したきのテストマップを記
憶する。同時に前記テストマップのファイル手段11
は、第2載置手段2に保持されたウェハを第2接触手段
4を介して第2テスタ14により試験したときのテスト
マップを記憶する。制御用信号ライン15は、各制御用
コントローラと各手段機構との間の制御用信号ラインで
ある。
【0012】以上のように構成されたウェハプローバの
実施例において、上記の第1載置手段1の試験結果はテ
ストマップのファイル手段11にファイルされ、試験さ
れたウェハはその結果に基づきウェハカセット入出力手
段7のウェハカセットに移し替えられる。上記第1の載
置手段1のウェハと異なるウェハを、移し替え手段6に
よりウェハカセット入出力手段7のウェハカセットから
移し替え、第2載置手段2に載置して試験するので、同
一の移し替え手段6を一つのウェハカセット入出力手段
と二つの載置手段の間の移し替えに用いて、同時に二つ
の試験を行なうことができる。また第1載置手段1の試
験結果は、テストマップのファイル手段11にファイル
され、その結果が良否のいずれであるにかかわらず、ウ
ェハは第3制御用コントローラ12に制御されたウェハ
移し替え手段6によりウェハカセット入出力手段7に戻
されるとともに、新たなウェハがウェハ移し替え手段6
により第1載置手段1に移し替えられ試験が行なわれ
る。
【0013】同様に第2載置手段2の試験結果は、テス
トマップのファイル手段11にファイルされ、その結果
が良否のいずれであるにかかわらず、第3制御用コント
ローラ12に制御されたウェハ移し替え手段6によりウ
ェハカセット入出力手段7に戻されるとともに、新たな
ウェハがウェハ移し替え手段6により第2載置手段2に
移し替えられ試験が行なわれる。また、第1載置台の試
験と第2載置台の第2の試験の内容は、同一の内容であ
っても良く別のものであっても良い。
【0014】以上述べた如く、従来のように1台のウェ
ハプローバが1の試験をする方法では、ウェハカセット
入出力手段のウェハカセットからウェハを取りだして、
載置手段に移し替える手段がウェハプローバ毎に必要と
なり、大きな機器面積を必要としていたのに対し、本実
施例では、一台のウェハプローバで同時に2つの試験を
行わせることが可能であるため、機器面積の低減および
機器の省略ができる。また、このことにより製品コスト
の低下にも効果がある。
【0015】
【発明の効果】本発明により1台のウェハプローバで同
時に二つの試験を行なわせることができるため、機器設
置面積の低減および機器の省略ができる。
【図面の簡単な説明】
【図1】本発明に係るウェハプローバの1例を示したブ
ロック図である。
【符号の説明】
1 第1載置手段、 2 第2載置手段、 3 第1接
触手段、 4 第2接触手段、 5 自動位置合わせ手
段、 6 移し替え手段、 7 ウェハカセット入出力
手段、 9 第1制御用コントローラ、10 第2世余
用コントローラ、11 テストマップのファイル、12
第3制御用コントローラ、 13第1テスタ、 14
第2テスタ、 17 移動ステージ、 18 ウェハ
プローバ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数個のチップが配設されたウェハを載
    置する載置手段と、該ウェハの各チップの電極パッドの
    配列と同じ配列を持った複数組の探針を該チップの電極
    パッドに接触させる接触手段と、ウェハカセット入出力
    手段と前記載置手段との間のウェハ移し替え手段とを備
    えたウェハプローバに於いて、 チップの第1の試験が行れる第1のウェハ載置手段およ
    び第1の接触手段と、 チップの第2の試験が行れる第2のウェハ載置手段およ
    び第2の接触手段と、 ウェハカセット入出力手段と、 前記ウェハカセット入出力手段と前記第1の載置手段と
    の間または前記ウェハカセット入出力手段と前記第2の
    ウェハ載置手段との間でウェハを移し替える移し替え手
    段とを備えることを特徴とするウェハプローバ。
  2. 【請求項2】 複数個のチップが配設されたウェハを載
    置する載置手段と、該ウェハの各チップの電極パッドの
    配列と同じ配列を持った複数組の探針を該チップの電極
    パッドに接触させる接触手段と、ウェハカセット入出力
    手段と前記載置手段との間のウェハ移し替え手段とを備
    えたウェハプローバに於いて、 チップの第1の試験が行れる第1のウェハ載置手段およ
    び第1の接触手段と、 チップの第2の試験が行れる第2のウェハ載置手段およ
    び第2の接触手段と、 ウェハカセット入出力手段と、 前記ウェハカセット入出力手段と前記第1の載置手段と
    の間または前記ウェハカセット入出力手段と前記第2の
    ウェハ載置手段との間でウェハを移し替える移し替え手
    段と、 第1のウェハ載置手段又は第2のウェハ載置手段にウェ
    ハ移し替え手段でウェハを移し替えるに先立ってウェハ
    の自動位置合わせを行う自動位置合わせ手段とを備える
    ことを特徴とするウェハプローバ。
JP3341815A 1991-12-02 1991-12-02 ウェハの試験方法 Expired - Lifetime JPH0828409B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3341815A JPH0828409B2 (ja) 1991-12-02 1991-12-02 ウェハの試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3341815A JPH0828409B2 (ja) 1991-12-02 1991-12-02 ウェハの試験方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP14421085A Division JPS624334A (ja) 1985-07-01 1985-07-01 ウェハプローバ

Publications (2)

Publication Number Publication Date
JPH0541427A true JPH0541427A (ja) 1993-02-19
JPH0828409B2 JPH0828409B2 (ja) 1996-03-21

Family

ID=18348975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3341815A Expired - Lifetime JPH0828409B2 (ja) 1991-12-02 1991-12-02 ウェハの試験方法

Country Status (1)

Country Link
JP (1) JPH0828409B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS624334A (ja) * 1985-07-01 1987-01-10 Tokyo Electron Ltd ウェハプローバ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS624334A (ja) * 1985-07-01 1987-01-10 Tokyo Electron Ltd ウェハプローバ

Also Published As

Publication number Publication date
JPH0828409B2 (ja) 1996-03-21

Similar Documents

Publication Publication Date Title
US6731127B2 (en) Parallel integrated circuit test apparatus and test method
EP0834124B1 (en) Parallel testing of cpu cache and instruction units
JP7119310B2 (ja) 半導体試験装置
JPH04330753A (ja) 半導体検査装置及び半導体検査方法
US20060152211A1 (en) Transfer system and transfer method of object to be processed
JPH06151531A (ja) プローブ装置
JPH0541427A (ja) ウエハプローバ
JPH05136219A (ja) 検査装置
KR100977060B1 (ko) 반도체칩 테스터용 프로브 카드와 이를 사용하는 테스터 및그 테스터를 이용한 반도체칩의 검사방법
KR102270542B1 (ko) 검사 시스템
JPH0689932A (ja) パワーmosfetのバーンイン装置
JP3858244B2 (ja) 半導体検査装置及び半導体の検査方法
KR20080061735A (ko) 피시험 장치, 이를 테스트 하기 위한 시스템 및 방법
JPH0513524A (ja) 半導体素子の検査方法
JPH02265255A (ja) プローブ装置システム
JP2001144156A (ja) データ通信方法及びデータ通信システム
US6557244B1 (en) Wafer level board/card assembly apparatus
JPH02136760A (ja) 半導体素子の選別方法
JP2832741B2 (ja) プローブ装置
JPH02144931A (ja) 半導体装置
JPS6049642A (ja) 半導体装置の検査装置
JP2005010088A (ja) 半導体装置の試験方法
JPH06102311A (ja) 半導体パッケージのテスト方法およびその装置
KR19980020299A (ko) 접촉 저항 감소를 위한 웨이퍼 테스트 장치의 프로브 팁
JPH0754815B2 (ja) 半導体デバイスの検査装置