JPS6243265A - シエ−デイング補正回路 - Google Patents
シエ−デイング補正回路Info
- Publication number
- JPS6243265A JPS6243265A JP60183334A JP18333485A JPS6243265A JP S6243265 A JPS6243265 A JP S6243265A JP 60183334 A JP60183334 A JP 60183334A JP 18333485 A JP18333485 A JP 18333485A JP S6243265 A JPS6243265 A JP S6243265A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- converting
- output
- shading
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はシェーディング補正回路に関し、特にファクシ
ミリ装置において、画信号に対するアナログ、／ディジ
タル変換部の基準電圧をシェーディング波形に比例する
ように変化させることによって、電気的にシェーディン
グ補正を行うシェーディング補正回路に関する。
ミリ装置において、画信号に対するアナログ、／ディジ
タル変換部の基準電圧をシェーディング波形に比例する
ように変化させることによって、電気的にシェーディン
グ補正を行うシェーディング補正回路に関する。
従来、この種のシェーディング補正の手段としては、白
色の走査面に対応して光電変換素子に入射する光量が一
定になるように、光路系に一枚の板あるいは複数枚の小
板を並べる機械的な構造を採り、前者の場合には一枚の
板にシェーディング補正用のカーブを持たせ、また後者
の場合には複数枚の小板を光路に出し入れすることによ
りシ工−ディング補正用のカーブを形成して、それぞれ
光量調整を行うようになっていた。
色の走査面に対応して光電変換素子に入射する光量が一
定になるように、光路系に一枚の板あるいは複数枚の小
板を並べる機械的な構造を採り、前者の場合には一枚の
板にシェーディング補正用のカーブを持たせ、また後者
の場合には複数枚の小板を光路に出し入れすることによ
りシ工−ディング補正用のカーブを形成して、それぞれ
光量調整を行うようになっていた。
−Ｌ述した従来のシェーディング補正の手段は、機械的
であるので、調整が難かしく多くの調整時間を要し、ま
た適切なシェーディングの補正が困難であるという欠点
がある。さらに板部材をも必要とし、また光路を遮って
光量を一定とすることを基本とするので、光源の光量に
対して光電変換部に達する光量の割合が小さくなり、さ
らに光源の劣化につれてシェーディング補正された波形
が変化するという欠点がある。
であるので、調整が難かしく多くの調整時間を要し、ま
た適切なシェーディングの補正が困難であるという欠点
がある。さらに板部材をも必要とし、また光路を遮って
光量を一定とすることを基本とするので、光源の光量に
対して光電変換部に達する光量の割合が小さくなり、さ
らに光源の劣化につれてシェーディング補正された波形
が変化するという欠点がある。
本発明のシェーディング補正回路は、送信原稿を読取り
出力画信号を得る光電変換手段と、該出力画信号をアナ
ログスイッチで選択される第１および第２の基準電圧に
合わせて所定のビット数のディジタルデータに変換する
Ａ 、’ Ｄ変換手段と、最大白レベルの画信号に対応
する前記第１の基準電圧を発生する第１の基準電圧発生
手段と、前記Ａ 、／ Ｄ変換手段の出力の各画素に対
応するアドレスを発生するアドレス計数手段と、前記ア
ドレスに前記Ａ／Ｄ変換手段の１ラインの出力に対応す
る画素を格納し出力するメモリ手段と、該メモリ手段か
ら出力されるディジタルデータをアナログ信号に変換す
るＤ／Ａ変換手段と、該Ｄ／Ａ変換手段の出力に比例し
た前記第２の基準電圧を発生する第２の基準電圧発生手
段と、前記光電変換手段、前記アドレス計数手段および
前記アナログスイッチの動作を制御する制御手段とを備
えている。
出力画信号を得る光電変換手段と、該出力画信号をアナ
ログスイッチで選択される第１および第２の基準電圧に
合わせて所定のビット数のディジタルデータに変換する
Ａ 、’ Ｄ変換手段と、最大白レベルの画信号に対応
する前記第１の基準電圧を発生する第１の基準電圧発生
手段と、前記Ａ 、／ Ｄ変換手段の出力の各画素に対
応するアドレスを発生するアドレス計数手段と、前記ア
ドレスに前記Ａ／Ｄ変換手段の１ラインの出力に対応す
る画素を格納し出力するメモリ手段と、該メモリ手段か
ら出力されるディジタルデータをアナログ信号に変換す
るＤ／Ａ変換手段と、該Ｄ／Ａ変換手段の出力に比例し
た前記第２の基準電圧を発生する第２の基準電圧発生手
段と、前記光電変換手段、前記アドレス計数手段および
前記アナログスイッチの動作を制御する制御手段とを備
えている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のプロ・ツク図である。
本実施例は走査部１、光学部２、光電変換部３、Ａ／Ｄ
変換部４、ラインメモリ５、アドレスカウンタ６、Ｄ／
Ａ変換部７、制御部８、アナログスイッチ９、基準電圧
発生部１０．１１を有してなる。
変換部４、ラインメモリ５、アドレスカウンタ６、Ｄ／
Ａ変換部７、制御部８、アナログスイッチ９、基準電圧
発生部１０．１１を有してなる。
図示しない送信原稿を走査部ｌにおいて光学部２により
読取り走査し、光電変換部３において画信号に変換する
。光学部２は予めピント、倍率。
読取り走査し、光電変換部３において画信号に変換する
。光学部２は予めピント、倍率。
読取り位置が調整されているものとする。
まず電源が投入されると、制御部８は光電変換部３およ
びアドレスカウンタ６を起動する。同時にＡ ／’ Ｄ
変換部４の第１の基準電圧としてアナログスイッチ９に
より光電変換部３の出力の最大のダイナミックレンジに
対応する基準電圧Ｖｓを基準電圧発生部１０から選択し
、シェーディング補正の基準となる一様な明度の白色の
走査面の走査を走査部１において開始する。これにより
光電変換部３から画素単位に出力される白レベルの画信
号は、Ａ／Ｄ変換部４で基準電圧Ｖ、を基にＡ／Ｄ変換
されて所定のビット数のディジタルデータに変換され、
アドレス力ウタ６が発生するアドレスに従い、順次対応
するラインメモリ５のアドレスに格納される。このよう
にして、シェーディング補正の基準となる白レベルの１
ライン分のシェーディングデータがラインメモリ５に格
納される。
びアドレスカウンタ６を起動する。同時にＡ ／’ Ｄ
変換部４の第１の基準電圧としてアナログスイッチ９に
より光電変換部３の出力の最大のダイナミックレンジに
対応する基準電圧Ｖｓを基準電圧発生部１０から選択し
、シェーディング補正の基準となる一様な明度の白色の
走査面の走査を走査部１において開始する。これにより
光電変換部３から画素単位に出力される白レベルの画信
号は、Ａ／Ｄ変換部４で基準電圧Ｖ、を基にＡ／Ｄ変換
されて所定のビット数のディジタルデータに変換され、
アドレス力ウタ６が発生するアドレスに従い、順次対応
するラインメモリ５のアドレスに格納される。このよう
にして、シェーディング補正の基準となる白レベルの１
ライン分のシェーディングデータがラインメモリ５に格
納される。
次に、送信原稿を読取り走査するときには、制御部８は
アナログスイッチ９により基準電圧発生部１１を選択し
、原稿走査の開始とともに、ラインメモリ５から１ライ
ン毎にシェーディングデータを読出し、このデータをＤ
／Ａ変換部７でアナログ信号に変換し、これに比例した
第２の基準電圧Ｖｒ、を基準電圧発生部１１から発生し
、この基準電圧ＶＤを基にしてＡ／Ｄ変換部４において
。
アナログスイッチ９により基準電圧発生部１１を選択し
、原稿走査の開始とともに、ラインメモリ５から１ライ
ン毎にシェーディングデータを読出し、このデータをＤ
／Ａ変換部７でアナログ信号に変換し、これに比例した
第２の基準電圧Ｖｒ、を基準電圧発生部１１から発生し
、この基準電圧ＶＤを基にしてＡ／Ｄ変換部４において
。
読取った送信原稿の画信号に対するＡ ／’ Ｄ ２ｔ
’Ａを行う。
’Ａを行う。
以上のようにして、すべて電気的な手段により、シェー
ディング補正を正確に行うことができる。
ディング補正を正確に行うことができる。
以上説明したように本発明は、画信号に対するＡ／Ｄ変
換部の基準電圧をシェーディング波形に比例させること
により、光路系に一切の補正機構を含まず、また蛍光灯
などの光源の光量の経時変化にまったく影響されない精
度の高いシェーディング補正回路を実現できる効果があ
る。
換部の基準電圧をシェーディング波形に比例させること
により、光路系に一切の補正機構を含まず、また蛍光灯
などの光源の光量の経時変化にまったく影響されない精
度の高いシェーディング補正回路を実現できる効果があ
る。
第１図は本発明の一実施例のブロック図である。
１・・・走査部、２・・・光学部、３・・・光電変換部
、４・・・Ａ 、／ Ｄ変換部、５・・・ラインメモリ
、６・・・アドレスカウンタ、７・・・Ｄ ／ Ａ変換
部、８・・・制御部、９・・アナログスイッチ、１０．
１１・・・基準電圧発生部。
、４・・・Ａ 、／ Ｄ変換部、５・・・ラインメモリ
、６・・・アドレスカウンタ、７・・・Ｄ ／ Ａ変換
部、８・・・制御部、９・・アナログスイッチ、１０．
１１・・・基準電圧発生部。
Claims (1)
- 送信原稿を読取り出力画信号を得る光電変換手段と、該
出力画信号をアナログスイッチで選択される第１および
第２の基準電圧に合わせて所定のビット数のディジタル
データに変換するＡ／Ｄ変換手段と、最大白レベルの画
信号に対応する前記第１の基準電圧を発生する第１の基
準電圧発生手段と、前記Ａ／Ｄ変換手段の出力の各画素
に対応するアドレスを発生するアドレス計数手段と、前
記アドレスに前記Ａ／Ｄ変換手段の１ラインの出力に対
応する画素を格納し出力するメモリ手段と、該メモリ手
段から出力されるディジタルデータをアナログ信号に変
換するＤ／Ａ変換手段と、該Ｄ／Ａ変換手段の出力に比
例した前記第２の基準電圧を発生する第２の基準電圧発
生手段と、前記光電変換手段、前記アドレス計数手段お
よび前記アナログスイッチの動作を制御する制御手段と
を備えることを特徴とするシェーディング補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60183334A JPS6243265A (ja) | 1985-08-20 | 1985-08-20 | シエ−デイング補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60183334A JPS6243265A (ja) | 1985-08-20 | 1985-08-20 | シエ−デイング補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6243265A true JPS6243265A (ja) | 1987-02-25 |
Family
ID=16133900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60183334A Pending JPS6243265A (ja) | 1985-08-20 | 1985-08-20 | シエ−デイング補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6243265A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6440966U (ja) * | 1987-09-03 | 1989-03-10 | ||
| JPH02218270A (ja) * | 1989-02-20 | 1990-08-30 | Pfu Ltd | 画像読取り装置における２値化処理方式 |
| US5885691A (en) * | 1990-05-02 | 1999-03-23 | Trienda Corporation | Selectively reinforced thermoformed article and process |
-
1985
- 1985-08-20 JP JP60183334A patent/JPS6243265A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6440966U (ja) * | 1987-09-03 | 1989-03-10 | ||
| JPH02218270A (ja) * | 1989-02-20 | 1990-08-30 | Pfu Ltd | 画像読取り装置における２値化処理方式 |
| JPH0576224B2 (ja) * | 1989-02-20 | 1993-10-22 | Pfu Ltd | |
| US5885691A (en) * | 1990-05-02 | 1999-03-23 | Trienda Corporation | Selectively reinforced thermoformed article and process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0150329B1 (en) | Video data signal digitization and correction system | |
| JPS6243388B2 (ja) | ||
| JPS62172866A (ja) | 画像読取り装置 | |
| EP0920193A2 (en) | Image processing apparatus and method | |
| JPS6243265A (ja) | シエ−デイング補正回路 | |
| JPH0449830B2 (ja) | ||
| USRE40628E1 (en) | Apparatus for reducing exposing time of an image processing system | |
| KR930007983B1 (ko) | 이미지 프로세서를 이용한 고계조 중간조 화상처리 시스템 | |
| JP3944200B2 (ja) | リニアイメージセンサ及び画像読取装置 | |
| JP3105936B2 (ja) | 画像読取装置 | |
| JPS6376570A (ja) | 画像読取り装置 | |
| JPH01117571A (ja) | 光学走査装置 | |
| JPH0671309B2 (ja) | イメージセンサの出力補正方法 | |
| JPH10233921A (ja) | 原稿読取装置 | |
| JPS589469A (ja) | 画信号補正方式 | |
| JPS621369A (ja) | フアクシミリ装置のシエ−デイング補正回路 | |
| JPH0360223B2 (ja) | ||
| JPS6387072A (ja) | 画像読み取り装置 | |
| JPH04207469A (ja) | 画像読取装置 | |
| JPH02203671A (ja) | シェーディング補正処理装置 | |
| JPH04301968A (ja) | 画像信号処理装置 | |
| JPS62181563A (ja) | 画像読取装置 | |
| JPH07170396A (ja) | 画像読取装置 | |
| JPH03291057A (ja) | 画像読取装置 | |
| JPS62235871A (ja) | 画像読取装置 |