JPS6243148A - 半導体装置の配線構造 - Google Patents
半導体装置の配線構造Info
- Publication number
- JPS6243148A JPS6243148A JP18162685A JP18162685A JPS6243148A JP S6243148 A JPS6243148 A JP S6243148A JP 18162685 A JP18162685 A JP 18162685A JP 18162685 A JP18162685 A JP 18162685A JP S6243148 A JPS6243148 A JP S6243148A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- increasing
- semiconductor device
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野１
本発明は、半導体装置の配線構造に関し、特に配線抵抗
を低減した半導体装置の配線構造に関する。
を低減した半導体装置の配線構造に関する。
［発明の技術的背景とその問題点］
最近の半導体技術の発展により、電子装置を小型で高機
能にする要求から、半導体回路の高速化及び高集積化が
進んでいる。
能にする要求から、半導体回路の高速化及び高集積化が
進んでいる。
このような半導体回路においては、各種半導体回路の使
用条件に応じた配線材料が採用されている。例えば、第
４図に示すように、半導体基根３１に形成された回路ブ
ロック３３の端子Ａと回路ブロック３５の端子Ｂとの間
の信号の伝送を行なう場合に、回路ブロック３３と回路
ブロック３５との間の相互配線には、配線抵抗及び配線
容ｔを小さくするために金属配線３７が用いられている
。
用条件に応じた配線材料が採用されている。例えば、第
４図に示すように、半導体基根３１に形成された回路ブ
ロック３３の端子Ａと回路ブロック３５の端子Ｂとの間
の信号の伝送を行なう場合に、回路ブロック３３と回路
ブロック３５との間の相互配線には、配線抵抗及び配線
容ｔを小さくするために金属配線３７が用いられている
。
ところで、接続を必要とする例えば回路ブロックがかな
り離れて半導体チップ上に配置された場合には、この回
路ブロック間を接続するために長い配線が必要となる。
り離れて半導体チップ上に配置された場合には、この回
路ブロック間を接続するために長い配線が必要となる。
このため、配線抵抗が増大して回路ブロック間の信号を
所望の時間内に伝送することが困難となる。このように
、配線抵抗の増大にともなう信号伝送速度の遅延を抑制
するための対策として、従来においては、例えば配線幅
を広くして配線抵抗の低減を図っていた。
所望の時間内に伝送することが困難となる。このように
、配線抵抗の増大にともなう信号伝送速度の遅延を抑制
するための対策として、従来においては、例えば配線幅
を広くして配線抵抗の低減を図っていた。
しかしながら、例えば第５図（ａ）に示す配線幅をＷと
する配線の幅を、Ｎ倍に広げて第５図（ｂ）に示すよう
に配線幅をＮ−Ｗにすると、配線抵抗は１／Ｎに減少す
ることになるが、配線幅をＮ倍に広げたことにより配線
容量はＮ倍になってしまい、所望の伝送時間を得ること
が困難となる。また、この対策では、配線幅をＮ倍とし
たので、チップ面積に対する配線の占有面積もＮ倍とな
るため、チップ面積の増大化を招くことになり、半導体
回路の高架積化に逆行することにもなる。
する配線の幅を、Ｎ倍に広げて第５図（ｂ）に示すよう
に配線幅をＮ−Ｗにすると、配線抵抗は１／Ｎに減少す
ることになるが、配線幅をＮ倍に広げたことにより配線
容量はＮ倍になってしまい、所望の伝送時間を得ること
が困難となる。また、この対策では、配線幅をＮ倍とし
たので、チップ面積に対する配線の占有面積もＮ倍とな
るため、チップ面積の増大化を招くことになり、半導体
回路の高架積化に逆行することにもなる。
［発明の目的１
本発明は、−上記に鑑みてなされたもので、その目的と
するところは、配線容量を増加させることなく配線抵抗
を低減して、ｆａ号伝送時間の高速化に寄与し１！？る
半導体装置の配線構造を提供することにある。
するところは、配線容量を増加させることなく配線抵抗
を低減して、ｆａ号伝送時間の高速化に寄与し１！？る
半導体装置の配線構造を提供することにある。
［発明の概要１
上記目的を達成するために、本発明は、半導体基板上に
少なくとも２層以上に積層形成された導電性の多層配線
と、この導電性の多層配線の配線長に応じた所定の面積
を有し、前記多層配線の層間を電気的に接続する接合部
とを有することを要旨とづる。
少なくとも２層以上に積層形成された導電性の多層配線
と、この導電性の多層配線の配線長に応じた所定の面積
を有し、前記多層配線の層間を電気的に接続する接合部
とを有することを要旨とづる。
［発明の効果１
本発明のよれば、半導体基板上に導電性の材質により形
成される配線を、少なくとも２層以上−に積層するとと
しに層間を電気的に接続して、上流経路となる配線の断
面積を１層構造の配線に比べて大きくしたので、チップ
面積に対する配線の占有面積及び配線容量を増加さぜる
ことなく、配線抵抗を低減することかできるとともに、
信号を高速に伝送することが可能な半導体装置の配線を
提供することができる。
成される配線を、少なくとも２層以上−に積層するとと
しに層間を電気的に接続して、上流経路となる配線の断
面積を１層構造の配線に比べて大きくしたので、チップ
面積に対する配線の占有面積及び配線容量を増加さぜる
ことなく、配線抵抗を低減することかできるとともに、
信号を高速に伝送することが可能な半導体装置の配線を
提供することができる。
［発明の実施例］
以下、図面を用いて本発明の詳細な説明する。
第１図は本発明の第１の実施例に係る￥導体装置の配線
構造の平面図である、第２図は第１図の■−■断面図で
ある。この実施例における第１図及び第２図に示す配線
＋１４造にあっては、例えば第３図に示す半導体基板３
１に形成された回路ブロック３３と回路ブロック３５と
の信号の伝送を行なうために、回路ブロック３３の端子
Ａと回路ブロック３５の端子Ｂとを接続するための配線
に用いたものである。
構造の平面図である、第２図は第１図の■−■断面図で
ある。この実施例における第１図及び第２図に示す配線
＋１４造にあっては、例えば第３図に示す半導体基板３
１に形成された回路ブロック３３と回路ブロック３５と
の信号の伝送を行なうために、回路ブロック３３の端子
Ａと回路ブロック３５の端子Ｂとを接続するための配線
に用いたものである。
第２図において、１は半導体基板上に例えばアルミニ１
クム（ＡＩ）を用いて形成された第１層Ａ髪配線である
。この第１層／ｌ配線１の上部にはこの第１層Ａｕ配線
１に積層するように例えばアルミニウム（ＡＭ）を用い
た第２１１Ａ交配線３が形成されており、第１層Ａｕ配
線１と第２腑Ａ交配線３とは２層構造をなしている。ま
た、第１層／ｌ配線１１と第２層△斐配置！Ｊ３とは所
定の位置において接合部（ＶＩＡ）５が設けられており
、第１層Δｇ配線１と第２腑Ａ交配線３とは電気的に接
続されている。
クム（ＡＩ）を用いて形成された第１層Ａ髪配線である
。この第１層／ｌ配線１の上部にはこの第１層Ａｕ配線
１に積層するように例えばアルミニウム（ＡＭ）を用い
た第２１１Ａ交配線３が形成されており、第１層Ａｕ配
線１と第２腑Ａ交配線３とは２層構造をなしている。ま
た、第１層／ｌ配線１１と第２層△斐配置！Ｊ３とは所
定の位置において接合部（ＶＩＡ）５が設けられており
、第１層Δｇ配線１と第２腑Ａ交配線３とは電気的に接
続されている。
次に、第１腑Ａ交配線１と第２層Ａ１１ｉｉ！翰３との
接合部（ＶＩＡ＞５の形成工程を説明する。
接合部（ＶＩＡ＞５の形成工程を説明する。
まずはじめに、第１層Ａｕ配線１の上部に形成された層
間絶縁膜７の上にレジスト膜を塗布する。
間絶縁膜７の上にレジスト膜を塗布する。
次に、第１層Ａｕ配線１と第２１１ｉＡｕ配線３とを接
続するための接合部（ＶＩＡ）５が形成される領域にだ
け光を通過させるマスクを介して、第１層ＡＭ配線１の
上に塗布されたレジスト膜に光を照射して露光処理を行
なう。露光処理を行なった後に現像処理を行ない、光が
照射された領域のレジスト膜が除去される。そして、レ
ジスト膜が除去された領域にある層間絶縁膜７が例えば
エツチング処理により除去され、この除去された領域に
第２層Ａｕ配線３となるアルミニウム〈Ａα）を蒸着さ
せて第１腑Ａ交配線１と第２層Ａｕ配線３トノ接合部（
ＶＩＡ）５が形成サレ、第１１ｉ１１／１配線１と第２
層Ａｕ配線３とが電気的に接続される。
続するための接合部（ＶＩＡ）５が形成される領域にだ
け光を通過させるマスクを介して、第１層ＡＭ配線１の
上に塗布されたレジスト膜に光を照射して露光処理を行
なう。露光処理を行なった後に現像処理を行ない、光が
照射された領域のレジスト膜が除去される。そして、レ
ジスト膜が除去された領域にある層間絶縁膜７が例えば
エツチング処理により除去され、この除去された領域に
第２層Ａｕ配線３となるアルミニウム〈Ａα）を蒸着さ
せて第１腑Ａ交配線１と第２層Ａｕ配線３トノ接合部（
ＶＩＡ）５が形成サレ、第１１ｉ１１／１配線１と第２
層Ａｕ配線３とが電気的に接続される。
以上説明したように、第１層Ａｔｌ配線１と第２層Ａｕ
配線３とを積層するように形成するとともに、第１腑Ａ
交配線１と第２層Ａｕ配線３を電気的に接続して、半導
体基板に対する配線の占有面積を増大させることなく、
配線の断面積を広くしたので、配線容量を増加させるこ
となく配線抵抗を低減することができる。
配線３とを積層するように形成するとともに、第１腑Ａ
交配線１と第２層Ａｕ配線３を電気的に接続して、半導
体基板に対する配線の占有面積を増大させることなく、
配線の断面積を広くしたので、配線容量を増加させるこ
となく配線抵抗を低減することができる。
なお、配線抵抗を低減するという効果をより高めるため
には、配線の配線長方向を長さとし、この配線長方向と
直交する方向を幅として、この長さと幅の比が少なくと
も１０以上となる面積の接合部を形成することが望まし
い。
には、配線の配線長方向を長さとし、この配線長方向と
直交する方向を幅として、この長さと幅の比が少なくと
も１０以上となる面積の接合部を形成することが望まし
い。
第３図は本発明の第２の実施例に係る半導体装置の配線
構造を示すものである。この実施例においては、配線を
Ｎ層に積層することにより多層構造として、重なり合う
それぞれの配線に接合部（ＶＩＡ）を設けることにより
、それぞれＮ層の配線を電気的に接続したものである。
構造を示すものである。この実施例においては、配線を
Ｎ層に積層することにより多層構造として、重なり合う
それぞれの配線に接合部（ＶＩＡ）を設けることにより
、それぞれＮ層の配線を電気的に接続したものである。
このような構造とすることにより、配線の断面積を第１
の実施例で説明した配線構造の断面積に比べてＮ倍に広
げることが可能なため、配線抵抗を１／Ｎに低減するこ
とができる。
の実施例で説明した配線構造の断面積に比べてＮ倍に広
げることが可能なため、配線抵抗を１／Ｎに低減するこ
とができる。
第１図は本発明の第１の実施例に係る半導体装置の配線
構造を示す平面図、第２図は第１図の半導体装置の配線
構造の断面図、第３図は本発明の第２の実施例に係る半
導体装置の配線構造を示す断面図、第４図は半導体装置
の配線の一例を示す図、第５図は半導体装置の配線構造
の一従来例を示す図である。 （図の主要な部分を表わす符号の説明）１・・・第１層
ＡＭ配線 ３・・・第２層Ａ愛配線 ５・・・接合部（ＶＩＡ） 第１図 ＠２図 Ｉ！８図 第４図 ＋Ｑｌ ｔｂ’第５図
構造を示す平面図、第２図は第１図の半導体装置の配線
構造の断面図、第３図は本発明の第２の実施例に係る半
導体装置の配線構造を示す断面図、第４図は半導体装置
の配線の一例を示す図、第５図は半導体装置の配線構造
の一従来例を示す図である。 （図の主要な部分を表わす符号の説明）１・・・第１層
ＡＭ配線 ３・・・第２層Ａ愛配線 ５・・・接合部（ＶＩＡ） 第１図 ＠２図 Ｉ！８図 第４図 ＋Ｑｌ ｔｂ’第５図
Claims (1)
- 半導体基板上に少なくとも２層以上に積層形成された導
電性の多層配線と、この導電性の多層配線の配線長に応
じた所定の面積を有し、前記多層配線の層間を電気的に
接続する接合部とを有することを特徴とする半導体装置
の配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18162685A JPS6243148A (ja) | 1985-08-21 | 1985-08-21 | 半導体装置の配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18162685A JPS6243148A (ja) | 1985-08-21 | 1985-08-21 | 半導体装置の配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6243148A true JPS6243148A (ja) | 1987-02-25 |
Family
ID=16104069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18162685A Pending JPS6243148A (ja) | 1985-08-21 | 1985-08-21 | 半導体装置の配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6243148A (ja) |
-
1985
- 1985-08-21 JP JP18162685A patent/JPS6243148A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5272600A (en) | Electrical interconnect device with interwoven power and ground lines and capacitive vias | |
| US7563645B2 (en) | Electronic package having a folded package substrate | |
| US5869357A (en) | Metallization and wire bonding process for manufacturing power semiconductor devices | |
| JP3171172B2 (ja) | 混成集積回路 | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| JPH0338043A (ja) | 半導体集積回路装置 | |
| JPS6243148A (ja) | 半導体装置の配線構造 | |
| JPH02183536A (ja) | 半導体装置 | |
| JP2738145B2 (ja) | 半導体装置 | |
| JPH02161755A (ja) | 半導体装置 | |
| JPS60178641A (ja) | 半導体装置 | |
| JPS6148779B2 (ja) | ||
| JP3146884B2 (ja) | 回路部品 | |
| JPH0661594A (ja) | 回路基板 | |
| JPH0340449A (ja) | 集積回路を有する半導体装置 | |
| JPH03165037A (ja) | 半導体装置 | |
| JPH10125775A (ja) | 多層配線半導体集積回路の層間接続装置 | |
| JPS6043845A (ja) | 多層配線部材の製造方法 | |
| JPS6189641A (ja) | 混成集積回路の製造方法 | |
| JPS63107043A (ja) | 半導体装置の導電線路の形成方法 | |
| JPH04318957A (ja) | 半導体集積回路 | |
| JPH0467656A (ja) | 半導体装置 | |
| JPS61188946A (ja) | 多層配線半導体集積回路 | |
| JPS61168936A (ja) | 配線 | |
| JPS61174746A (ja) | 半導体集積回路装置 |