JPS6242564A - 薄膜トランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は薄膜トランジスタに関するものであり、特にそ
のリーク電流が少ない優れた薄膜トランジスタを提供す
るものである。

従来の技術 薄膜トランジスタは、ソースとドレイン電極間の導電体
の電気伝導度を導電体と接する絶縁物層を介して設けら
れた第３の電極（ゲート電極）に印加する電圧によって
制御するいわゆる電界効果型トランジスタとして知られ
ている。従来の薄膜トランジスタの構成の一例を第４図
に示す。ガラス等の絶縁性基板１上に数ミクロンから数
千ミクロンの所定の幅と長さを有するクロム、金、アル
ばニウム等の金属からなるゲート電極２が設けられてお
り、この電極をおおって厚さ数千オングストロームで二
酸化シリコン（Ｓｉ０２）や窒化シリコン（Ｓｉ５Ｎ４
）や酸化アルミニウム（人１ｈ　Ｏｓ　）や酸化メンタ
ル（Ｔａ２　ｏ５）等からなる絶縁物層３が設けられて
おり、ゲート電極２上の絶縁物層３表面に硫化カドミウ
ム（ＣｄＳ）やセレン化カドミウム（ｃａｓｅ）等の半
導体層４が設けられ、この半導体層に接して数ミクロン
から数十ミクロンの所定の間隔を隔ててソース電極５お
よびドレイン電極６が設けられている。

半導体層４は真空蒸着法で形成されるが、多結晶体であ
り、平均粒径が数１００〜数１０００人の多くの粒子か
ら成っている。その各粒子間にはキャリアの移動を阻止
するような界面電位が存在している。製造において蒸着
条件や熱処理条件のわずかな変化により粒径や組成が変
化し、したがって界面電位の太きさも変わり薄膜トラン
ジスタのドレイン電流が変動することが知られている。

特開昭５９−９４４６０号公報には、上記のようなドレ
イン電流の変動のない、ドレイン雷漬の大きな安定な薄
膜トランジスタを均一に再現性よく容易に得られる方法
を示している。すなわち、半導体層４が、たとえばＣｄ
Ｓｅ蒸着膜のようなｎ型の導電性を有する場合、多結晶
粒子間の界面電位を低下させる作用を有するｎ型の導電
性を与える不純物たとえばＩｕを適当量添加して、熱処
理条件を制御することにより、所望のドレイン電流を容
易に再現性よく得ることができる技術である。

発明が解決しようとする問題点 薄膜トランジスタの半導体層のうち、ゲートの電位の影
響を受けてコンダクタンスが変化する領域は、絶縁層と
の界面から数十オングストロームの厚さの部分である。

しだがって、薄膜トランジスタのリーク電流の観点から
すれば、半導体層の厚さは、理想的には数十オングスト
ロームであれば、リーク電流の少ない０Ｎ−ＯＦＦ比の
大きい薄膜トランジスタが実現できる。しかし、半導体
層を数十オングストロームの厚さに制御して形成するの
は実用上困難であるだけでなく、その形成された膜の結
晶性に問題が生じたり、半導体層の表面への各種イオン
の吸着等の効果がより顕著にあられれて、ドレイン電流
の制御上好ましくない。

しかし、一方で、従来技術で述べたように、ドレイン電
流が大きく安定した薄膜トランジスタを得るために、た
とえばｎ型の半導体層に、さらにｎ型の不純物を適量ド
ープする技術があり、薄膜トランジスタのリーク電流の
観点からすれば、半導体層の固有の伝導度がドーピング
によって大きくなっており、そのためリーク電流が大き
くなって好ましくない。

問題点を解決するための手段 先に述べたように、薄膜トランジスタとしての機能を主
゛に果すところいわゆるチャンネル部は絶縁層と半導体
層の界面から半導体層の数十オングストロームの領域で
あり、不純物のドーピングによって多結晶粒子間の界面
電位を低下させる領域は、その領域だけでよい。従来技
術においてはその領域以外も不純物がドーピングされる
ことによって多少低抵抗化し、リーク電流となっている
。

上記のような問題点を解決するために、本発明において
は、半導体層が半導体層と同じ導電型の不純物を添加し
た第１層と異なる導電型の不純物を添加した第２層とか
らなる構成を特徴とした薄膜トランジスタを提案する。

上記の目的を達成するためには、以下の工程によって薄
膜トランジスタを製造すればよい。

（＆）絶縁基板上にゲート電極、続いて絶縁層を形成す
る工程 （ｂ）　　前記ゲート絶縁層上に以下に形成する半導体
層と同じ導電型の不純物を適量真空蒸着によって供給す
る工程 （０半導体層を真空蒸着によって形成する工程（ｄ）前
記半導体層と異なる導電型の不純物を半導体層の表面に
適量真空蒸着によって供給する工程 （６）　　ソース・ドレインの電極を形成する工程（わ
　前記薄膜トランジスタを非酸化性ガスもしくは真空雰
囲気中で熱処理する工程 作用 本発明の薄膜トランジスタの半導体層のうちその半導体
層と同じ導電型の不純物が適量添加された第１の半導体
層は、特開昭５９−９４４６０号公報に記載されている
ように、多結晶の粒子界の界面電位を低下させ、安定し
た大きなドレイン電流を再現性よく得るために必要な層
であり、ゲート電極からの電界効果は、主にこの層のコ
ンダクタンスを変化させて薄膜トランジスタの機能を果
たすチャンネル部であり、第２の半導体層は、従来の構
成において薄膜トランジスタのＯＦＦ時のリーク電流の
大きな原因となっていたが、第１の半導体層の導電型と
は異なる導電型の不純物を適量添加することによって高
抵抗化し、リーク電流を低減する作用がある。

まだ、先に述べた（１）〜（ｆ）の製造工程によって、
厚さにして数十オングストロームに制御された第１の半
導体層が実現される。

詳細には本発明によれば、薄膜トランジスタの半導体層
を形成する工程（Ｃ）の前に、その半導体層と同じ導電
型の不純物を供給する工程（ｂ）を、そのあとに半導体
層と異なる導電型の不純物を供給する工程（ｄ）を設け
、適当な熱処理工程（ｆ′）によってそれぞれの不純物
を半導体層の絶縁層との界面側及び半導体層の表面側よ
シ拡散させると、不純物の相互拡散が生じ界面側は半導
体層の導電型でより高濃度な層が形成されて好適なチャ
ンネル部となり、表面側から内側に向っては異なる導電
型の不純物によって補償された高抵抗な層が形成されそ
の結果として本発明の構成が実現できる。

実施例 本発明の一実施例による薄膜トランジスタの断面図を第
１図に示している。ガラス基板１上にアルミニウムなど
からなるゲート電極２があり、前記ゲート電極２上に、
Ｔａ２０５あるいはｌｈ　Ｏｓあるいは人β−Ｔａ　−
０などの絶縁層３がある。さらに前記絶縁層３の上にＩ
ｎやムＥあるいはＧａ等が不純物として添加された数十
オングストロームから百オングストローム程度の厚さの
ＣｔａＳｅ層４−　ａがありまたさらにその上にはＣｕ
が不純物として添加されたＣｄ５ａ層４−ｂが設けられ
、これらの半導体層に接して数ミクロンから数十ミクロ
ンの所定の間隔を隔ててソース電極６およびドレイン電
極６が設けられた構成である。Ｃｄ　Ｓｅ薄膜は、本来
ｎ型の導電型を示し、不純物のＩｎ、λｇ　あるいはＧ
ａ等の不純物は、ドナー不純物であるためにＣｄＳｅ薄
膜多結晶体の粒界電位障壁を低下させるが、不純物のＣ
ｕは、深いアクセプター不純物であるために、外因性あ
るいは内因性のドナー不純物を補償するためにＣｄ　Ｓ
ｅ薄膜が高抵抗化する。

しだがって、ゲート電極からの電界効果によって影響を
うけるＣａ５ｅ半導体層４−　＆以外のＣｅａｓｅ半導
体層４−ｂがＣｕによって高抵抗化されているためにリ
ーク電流が低減され、０Ｎ−ＯＦＦ比の大きな薄膜トラ
ンジスタが実現できる。以上のような薄膜トランジスタ
を製造するための実施例の一例を第２図示しており、以
下にその説明をするＯ （＆）　　ガラス基板１上にＡｌを抵抗加熱真空蒸着法
によって数百オングストロームの厚さに蒸着し、フォト
エツチングによってゲート電極パターン２を形成する。

つづいて人βとＴａの複合ターゲソトを１０〜３０％の
酸素ガスを含んだアルゴンカス中でスパッターすること
によってＡ／！　−Ｔｔｈ−Ｏ絶縁膜３をメタルマスク
によって選択的に形成する。

（ｂ）抵抗加熱真空蒸着法によってＩｎ４−ａ’を数〜
数十オングストロームの厚さにメタルマスクによって選
択的に形成する。

（Ｃ）　　抵抗加熱真空蒸着法によってＣｄ　Ｓｓ層４
−ｂ′を数百〜数千オングストロームの厚さにメタルマ
スクによって選択的に形成する。

（ｄｌ　　抵抗加熱真空蒸着法によって０ｕ４−ｃ’を
数〜数十オングストロームの厚さにメタルマスクによっ
て選択的に形成する。

（＋５）　　抵抗加熱真空蒸着法によって人βを数千オ
ングストロームの厚さに蒸着し、リフトオフ法によって
ソース電極５及びドレイン電極６を形成する。

（ｊ　非酸化性ガスもしくは真空雰囲気中、３ｏｏ℃〜
４００℃の温度で熱処理することによって第１図の構成
の薄膜トランジスタを得る。

以上に説明した製造プロセスにおいて、（０）及び（ｄ
）にかえて、特願昭５９−６４０７３号に配達されてい
る方法、すなわち、あらかじめ蒸着源のＣｄ　ＳｏにＣ
ｕ　　を仕込んでおき蒸着るつぼの温度コントロールに
よって４−ｂ′層及び４−０７層を形成する方法も有効
である。

実際に作製された薄膜トランジスタのゲート電圧１０ｖ
の時のドレイン−ソース間電圧に対するドレイン電流の
変化を第３図に示している。図中人に示す破線のデータ
は、従来構成（第４図）で製造方法としては前記（ｄ）
の工程を用いない薄膜トランジスタによって得られたも
のであり、図中Ｂに示す実線のデータは、本発明の構成
（第１図）で製造方法として先に述べた本発明の方法に
よって作製された薄膜トランジスタによって得られたも
のである。第３図から明らかなように本発明によってリ
ーク電流の低減がなされている。

発明の効果 本発明の構成及び製造方法によって得られた薄膜トラン
ジスタは、ドレイン電流のチャンネル部以外を高抵抗化
することによって、従来得られるドレイン電流を維持し
たまま、リーク電流を低減でき、結果として、ドレイン
電流が大きく安定しかつリーク電流の少ない薄膜トラン
ジスタを再現性よく得るためて貢献するものである。

【図面の簡単な説明】

ランジスタの製造方法を説明するための図、第３図は本
発明及び従来構成の薄膜トランジスタの特性図、第４図
は従来の薄膜トランジスタの断面図である。 １・・・・・・絶縁基板、２・・・・・・ゲート電極、
３・・・・・・絶縁層、４・・・・・・半導体層、６・
・・・・・ソース電極、６・・・・・・ドレイン電極。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図　　　　１−鮎兼太基寂 ２−−−ゲー′Ｉ−透栢 θ−縛珪看 屯、４１）−辛勝／６ｆ δ−−−シースｔモ建 Ｇ−ＦＬイン　９ 第２図 第３図

Claims (7)

【特許請求の範囲】
1. （１）絶縁体層上に設けられたゲート電極と、前記ゲー
   ト電極上に前記ゲート電極をおおうように設けられたゲ
   ート絶縁層と、前記ゲート絶縁層上に不純物の添加され
   た第１の半導体層と、前記半導体層上に前記不純物とは
   異なる導電型を示す効果を持つ不純物が添加された第２
   の半導体層と、前記半導体層に接続されたソース電極と
   ドレイン電極とよりなることを特徴とする薄膜トランジ
   スタ。
2. （２）第１の半導体層がＡｌ、Ｇａ、Ｉｕのうちの１種
   類を不純物として添加されたII−VI族化合物半導体より
   なり、第２の半導体層が、Ｃｕ、Ａｇ、Ａｕのうちの１
   種類を不純物として添加されたII−VI族化合物半導体よ
   りなることを特徴とする特許請求の範囲第１項記載の薄
   膜トランジスタ。
3. （３）II−VI族化合物半導体が、ＣｄＳ、ＣｄＳｅ、Ｃ
   ｄＴｅ及びそれらの固溶体であることを特徴とする特許
   請求の範囲第２項記載の薄膜トランジスタ。
4. （４）絶縁基板上にゲート電極を形成する工程と、前記
   ゲート電極上に前記ゲート電極をおおうようにゲート絶
   縁層を形成する工程とあとに形成する半導体層と同じ導
   電型にする第１の不純物を供給する工程と半導体層を形
   成する工程と前記半導体と異なる導電型にする第２の不
   純物を供給する工程と前記半導体層に接続するソース電
   極及びドレイン電極を形成する工程と前記第１及び第２
   の不純物を前記半導体層に拡散するための熱処理工程と
   よりなることを特徴とする薄膜トランジスタの製造方法
   。
5. （５）半導体層がII−VI族化合物であることを特徴とす
   る特許請求の範囲第４項記載の薄膜トランジスタの製造
   方法。
6. （６）II−VI族化合物半導体がＣｄＳ、ＣｄＳｅ、Ｃｄ
   Ｔｅ及びそれらの固溶体であることを特徴とする特許請
   求の範囲第５項記載の薄膜トランジスタの製造方法。
7. （７）第１の不純物が、Ａｌ、Ｇａ、Ｉｕのいずれかで
   あり、前記第２の不純物が、Ｃｕ、Ａｇ、Ａｕのいずれ
   かであることを特徴とする特許請求の範囲第５項または
   第６項のいずれかに記載の薄膜トランジスタの製造方法
   。