JPS6239826B2 - - Google Patents

Info

Publication number
JPS6239826B2
JPS6239826B2 JP56095423A JP9542381A JPS6239826B2 JP S6239826 B2 JPS6239826 B2 JP S6239826B2 JP 56095423 A JP56095423 A JP 56095423A JP 9542381 A JP9542381 A JP 9542381A JP S6239826 B2 JPS6239826 B2 JP S6239826B2
Authority
JP
Japan
Prior art keywords
base material
ceramic layer
heat diffusion
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56095423A
Other languages
English (en)
Other versions
JPS5728346A (en
Inventor
Ueruhefuaa Fuerishitasu
Uiriamu Suteisei Debitsudo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZF International UK Ltd
Original Assignee
Lucas Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucas Industries Ltd filed Critical Lucas Industries Ltd
Publication of JPS5728346A publication Critical patent/JPS5728346A/ja
Publication of JPS6239826B2 publication Critical patent/JPS6239826B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4871Bases, plates or heatsinks
    • H01L21/4882Assembly of heatsink parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Coating By Spraying Or Casting (AREA)

Description

【発明の詳細な説明】 この発明は電力用半導体装置およびその製造方
法に関する。
半導体装置とその基材との間にアルミナ製タイ
ルをはさんで基材から電気的に絶縁しながら、こ
の半導体装置を基材に熱結合するような電力用半
導体装置(半導体パワーデバイス)が提案されて
いる。ここで、熱拡散部に対するはんだ付けを可
能にするとともに熱拡散部にはんだ付けされない
側を基材に取り付けるための、使用されるアルミ
ナ・タイルは、その一面または両面がメタライズ
される。前記パワーデバイスは前記熱拡散部には
んだ付けされる。ここで、放熱器として用いられ
る基材と前記パワーデバイスとの間の熱結合を良
好にするためには、前記アルミナ・タイル板を可
能な限り薄くすることが必要である。このような
半導体装置では、パワーデバイス、熱拡散部およ
びアルミナ・タイルからなるアセンブリを基材に
取り付ける工程に加えて、2度のはんだ付け工程
が必要となる。このため、上記半導体装置の組立
工数は、相対的に増大しかつ複雑化してしまう。
さらに、上述したようなアルミナ・タイルは比較
的高価であり比較的もろいものである。このこと
は、製品コストを増大させるばかりでなく、製造
工程における取扱かいにくさといつた問題の原因
にもなる。
この発明は上記事情にかんがみなされたもの
で、上述した問題を除去もしくは緩和できる電力
用半導体装置およびその製造方法を提供すること
を目的とする。
上記目的を達成するために、この発明に係る半
導体装置は、セラミツク層によつて裏打ちされる
熱拡散部に取り付けられた電力用半導体部と、前
記セラミツク層を基材に結合させる手段とを備え
ている。
また、上記目的を達成するために、この発明に
係る半導体装置の製造方法においては、まず熱拡
散部上にセラミツク層を設け、次に電力用半導体
部を熱拡散部に取り付け、そして前記セラミツク
層を基材に結合している。
通常は、前記セラミツク層の厚さは0.25mmくら
いまでである。とはいうものの、実際には、使用
されるセラミツクの熱伝導性および電気的絶縁性
に応じて、前記セラミツク層の厚さが決定され
る。たとえば、標準的なアルミニウム酸化物層を
用いるとすれば、500V以上の実効耐圧を有する
絶縁を実現する場合、この酸化物の層厚はおよそ
0.15mmとなる。耐圧が300Vまででよいときは、
標準アルミニウム酸化物の層厚は0.1mmあればよ
い。
アルミニウム酸化物のほかにも、たとえば
ZrO2、TiO2およびMgOのような、他の酸化物セ
ラミツクを用いることができる。同様に、Si3N4
のようなチツ化物セラミツクを用いることもでき
る。
一般的にいつて、前記熱拡散部にスプレーされ
るセラミツク原料のサイズは、5ないし45ミクロ
ンといつたわずかなものになる。このセラミツク
原料が上記サイズを超えるときは、少なくともこ
のセラミツク材で薄いコーテイングを作る限り、
このコーテイングは多孔性となり、実用的でなく
なる。
前記セラミツク層を次のようにして基材に取り
付けらることは、とくに好ましい。すなわち、セ
ラミツク層コーテイングの周辺端よりも内側にあ
る(好ましくは1mm以上周辺端から離れている)
前記セラミツク層の特定部分を、基材に接着させ
るとよい。なぜならば、とくにコーテイング厚が
薄い場合は、セラミツク・コーテイングの端部に
ヘアライン状のクラツクが入りやすいからであ
る。このようなクラツクがあると、セラミツク層
を基材に接着させるときに、接着剤の一部がクラ
ツクに侵入し、基材と熱拡散部との間に接着剤に
よるブリツジが形成されてしまう。加えて、この
ような一部の接着剤は、押圧によりはみ出して、
セラミツク層の端部において熱拡散部と基材との
間に直接橋絡部を形成することがある。ここに使
用される接着剤には良好な熱伝導性が要求される
ので、通常、この種の接着剤は導電性を有するこ
とが多いことに注意しなければならない。
通常、基材にセラミツク層を取り付けるときに
用いられる接着剤には、導電性粒子たとえば銀の
微粒を含んだエポキシ樹脂が用いられる。一方、
セラミツク層の一部もしくは全体を、はんだ付け
可能な金属でコーテイングしてもよい。この金属
コーテイングは、たとえばワイヤエースプレー法
または高周波イオンプレーテイング法を用いて銅
やニツケルなどを付着させることで、行なうこと
ができる。このコーテイングのあと、セラミツク
層は、はんだ付け(ろう付け)によつて基材に固
定される。
エポキシ樹脂を用いるときは、未硬化の拡散を
防ぐために、エポキシ樹脂をセラミツクに付けた
あと、可能な限り早くこの樹脂を硬化させること
が望ましい。上記末硬化樹脂の拡散は、接合の機
械的強度を劣化させるからである。
前述した、熱拡散部と基材との間の接着剤によ
る橋絡の問題を解決するために、熱拡散部それ自
体に面取り端を設け、この面取り端を含む熱拡散
部の底をおおうようにセラミツク・コーテイング
を行なつてもよい。このようにすることにより面
取り端をおおうセラミツク材を基材から離せば、
この面取り端のセラミツクは、セラミツク層と基
材とを接合する部分でなくなる。一方、基材は、
セラミツク・コーテイングの表面領域よりもせま
い表面をもつた隆起部を備えていてもよい。この
場合、接着は、基材の隆起部とセラミツク・コー
テイングのうちその周辺端よりも内側の領域との
間で行なわれる。
もちろん、セラミツク層が接着される基材の特
定部分に、セラミツク層の表面部分を可能な限り
接近させることが必要である。通常は、互いに接
合される表面部分は平坦である。これは、セラミ
ツク層の形成時および種々の清浄化操作時に、熱
拡散部を平坦な支持面にクランプすることで実現
される。前記清浄化操作としては、たとえば粗粉
を爆風で吹きつけるグリツト・ブラステイング
(grit blasting)がある。
前記セラミツク・コーテイングに適用されるス
プレー技術として、代表的なものにプラズマスプ
レー操作がある。この操作によれば、製造ライン
における品質および信頼性の自動的かつ連続的な
管理を完全に行なうことができる。また、多数の
熱拡散部を互いに接近させて配置し、このような
複数の熱拡散部に前記スプレー操作を施こせば、
セラミツク材を大幅に節約することができる。こ
の方法は、セラミツク・コーテイングでカバーす
る必要のない基材に対してマスキングしなければ
ならない部分があるためにセラミツク材の無駄が
生じるような場合にあつては、基材の所定領域上
にプラズマスプレー法を用いてセラミツク・コー
テイングする場合よりも無駄が少ない。
次に図面を参照してこの発明の一実施例を説明
する。第1図はこの発明に係る電力用半導体装置
を示す。ここで、パワートランジスタ・チツプ1
0は、はんだ層11によつて銅製の熱拡散部12
に取り付けられる。熱拡散部12の上面には金ま
たはニツケルの薄い層13が形成されている。こ
の層13の厚さは通常3ミクロンくらいであり、
適度な時間熱拡散部12に対するはんだの乗り易
さを改善するために、層13が設けられている。
熱拡散部12はまた、面取りされ、層14が付着
された下面を有している。この層14は、アルミ
ニウム酸化物をプラズマ・スプレー操作によつて
付着形成したものである。層14は、熱拡散部1
2の面取り端側にも広がつている。アルミニウム
酸化物(セラミツク)層14は、層16を介して
銅製の基材すなわち放熱器15に接着される。こ
の層16は、熱伝導性を良くするように銀の微粒
を含んだエポキシ樹脂である。セラミツク層14
が接着されるところの基材15の表面部分は、こ
の基材15に接着されるセラミツク層14の表面
部分と同様に、平坦化されている。熱拡散部12
の面取り端に広がるセラミツク・コーテイング1
4の部分は基材15から離れており、この部分で
は基材15と層14とは接合されない。すなわ
ち、層16を介して基材15に接合されるところ
の層14の部分は、層14の周辺よりも内側にあ
る。このようにする理由は、すでに述べた通りで
ある。
以上述べた半導体装置は、清浄化のためにグリ
ツト・プラステイングを用いて製造され、つい
で、この清浄化面上に、アルミニウム酸化物層1
4がプラズマスプレー・コーテイングされる。こ
のあと、湿式電気プレーテイング法によつて、前
述した金またはニツケル層13が形成される。層
13を形成する前に層14を作つておくと、比較
的高価な金もしくはニツケル層13によつてコー
テイングされるべきでない熱拡散部12の表面
を、マスキングすることができる。このことか
ら、金もしくはニツケルの浪費を最小限にくい止
めることができる。
プラズマスプレー操作で使用されるアルミニウ
ム酸化物の粉末は、摩耗防止用に使用されるコー
テイング材のような、ごく一般的な標準品でよ
い。しかしながら、ここに使用されるアルミニウ
ム酸化物の粉末は、粒子サイズが5ないし45ミク
ロン程度のものである。このような粒子サイズを
選択することにより、稠密なコーテイングを得る
ことが可能になる。すると、少なくとも、層16
によつて基材15に接合しようとするところの層
14の領域は、十分に緻密になる。
層13の形成がすんだあと、パワートランジス
タのチツプ10が層13にはんだ付けされる。
このはんだ付けに続いて、層16にセラミツ
ク・コーテイング層14を対向させて、熱拡散部
12を押圧する。この場合、層16は、スクリー
ン印刷技術によつてあらかじめ基材15上に形成
されている。コーテイング層14を層16に付け
たすぐあとに、未硬化の層16がセラミツク・コ
ーテイング層14へ不用意に拡散することを防止
するために、この層16を硬化させる。
第2図は他の実施例を示す。第2図において
は、第1図の対応構成物の参照符号の前に、おの
おの「1」が付されている。この実施例において
は、熱拡散部112は面取り端を有しておらず、
セラミツク層114は完全に平面である。第2図
に示されるような隆起部117を形成するため
に、基材115はプレス加工される。この隆起部
117の上面は、熱拡散部112よりも小さい面
積を有している(ここでは断面が示されてい
る)。この隆起部117の上面にはエポキシ樹脂
層116が付着される。次に層116の上に熱拡
散部112が配置される。この配置は、層116
がセラミツク・コーテイング層114の所定部分
にだけ接触するよう行なわれる。この所定部分
は、図示されるように、コーテイング層114の
周辺端よりも内側にある。
上述した電力用半導体装置の組立て工程は、第
1図の場合と同様である。
第1図の装置を試作するにあつたて、基材15
としてはTO3型ヘツダーが用いられた。また、
熱拡散部12としては、45゜角の面取り端を有す
る銅パツドが用いられた。絶縁層14は厚さ0.15
mmであり、この層はメトコ社(Metco Inc.)製の
メトコP1055F―14型プラズマスプレー機を用い
て、プラズマスプレー法により形成された。層1
6は12ミクロン厚の無電解ニツケル平板層であ
る。チツプ10はPL40HVDチツプであり、この
チツプは(95/5)H.M.P型マルチコアはんだ線
(s.w.g.16)を用いてはんだ付けされた。
エポキシ樹脂としては、EPO―TEK H20E型
銀入り2成分エポキシ樹脂が用いられた。この樹
脂は米国のエポキシ・テクノロジー社(Fpoxy
Technology Inc.)製である。層16の厚さは
0.08mmであり、熱拡散部12およびチツプ10の
アセンブリーは、指先の押圧力によつて層16に
取り付けられた。そして、エポキシ樹脂は、オー
ブンを用い、150℃で15分間かけて硬化された。
上述した条件で試作された電力用半導体装置
は、次のような試験に十分合格するものであつ
た。
熱衝撃サイクル…−15℃ないし120℃で1000サ
イクル 絶縁試験…………500V以上 そして、前記試作半導体装置はアルミナ・タイ
ル板を用いた半導体装置と同等な性能を備えてい
ることがわかつた。
上述した実施例においては、熱拡散部12およ
び112は、グリツト・プラステイング操作やプ
ラズマ・デポジシヨン操作によつて破損されない
よう、十分な厚さを有している。しかしながら、
もし破損が問題となるときは、上記操作中に熱拡
散部をクランプし、基材に対する適切な接合を行
えるようにしてもよい。
【図面の簡単な説明】
第1図はこの発明の一実施例に係る電力用半導
体装置を示す図、第2図はこの発明の他の実施例
に係る電力用半導体装置を示す図である。 10,110…パワートランジスタ・チツプ
(電力用半導体部)、11,111…はんだ層、1
2,112…熱拡散部、13,113…金属層、
14,114…セラミツク層、15,115…基
材(放熱器)、16,116…エポキシ樹脂(結
合手段)、117…隆起部。

Claims (1)

  1. 【特許請求の範囲】 1 電力用半導体部と;前記半導体部が取り付け
    られる熱拡散部と;基材と;前記熱拡散部上にス
    プレーコーテイングされるものであつて、前記熱
    拡散部を前記基材に電気的に絶縁して取り付ける
    セラミツク層とを備えたものにおいて、前記セラ
    ミツク層の周辺端よりも内側の所定部分が前記基
    材に取り付けられる電力用半導体装置。 2 前記基材は隆起部を有し、この隆起部の表面
    が前記セラミツク層の所定部分に接合される特許
    請求の範囲第1項に記載の半導体装置。 3 前記熱拡散部は前記基材から離れた面取り端
    を備える底部を有し、前記セラミツク層が前記面
    取り端ごと前記底部をおおう特許請求の範囲第1
    項または第2項に記載の半導体装置。 4 前記セラミツク層の所定部分が熱伝導性の接
    合手段を介して前記基材に固定される特許請求の
    範囲第1項ないし第3項のいずれかに記載の半導
    体装置。 5 前記接合手段が熱伝導性の小片を含む樹脂を
    備える特許請求の範囲第4項に記載の半導体装
    置。 6 前記接合手段が、前記基材と前記セラミツク
    層に形成される金属とに付着されたはんだを備え
    る特許請求の範囲第4項に記載の半導体装置。 7 前記セラミツク層がプラズマ・スプレー層で
    ある特許請求の範囲第1項ないし第6項のいずれ
    かに記載の半導体装置。 8 熱拡散部に電力用半導体部を取り付けるとと
    もに基材から電気的に絶縁されるように前記熱拡
    散部をこの基材に取り付ける工程を有する電力用
    半導体装置の製造方法であつて、次の工程を有す
    ることを特徴とする: 前記熱拡散部上にセラミツク層をスプレーコー
    テイングして前記熱拡散部に前記半導体部を取り
    付け、次に前記セラミツク層に前記基材を取り付
    ける。 9 前記基材および前記熱拡散部の接合面は平坦
    であり、前記セラミツク層をコーテイングする工
    程において、前記熱拡散部を平坦な面にクランプ
    する特許請求の範囲第8項に記載の製造方法。 10 前記熱拡散部は複数あり、前記セラミツク
    層をスプレーする工程が、互いに接近して配置さ
    れた前記複数の熱拡散部に対して適用される特許
    請求の範囲第8項または第9項に記載の製造方
    法。 11 前記スプレー工程に用いられるセラミツク
    の原料サイズがおおよそ45ミクロン以下である特
    許請求の範囲第8項ないし第10項のいずれかに
    記載の製造方法。
JP9542381A 1980-06-21 1981-06-22 Power semiconductor device and method of producing same Granted JPS5728346A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB8020407 1980-06-21

Publications (2)

Publication Number Publication Date
JPS5728346A JPS5728346A (en) 1982-02-16
JPS6239826B2 true JPS6239826B2 (ja) 1987-08-25

Family

ID=10514235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9542381A Granted JPS5728346A (en) 1980-06-21 1981-06-22 Power semiconductor device and method of producing same

Country Status (4)

Country Link
US (1) US4450471A (ja)
EP (1) EP0042693B1 (ja)
JP (1) JPS5728346A (ja)
DE (1) DE3169519D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0222679U (ja) * 1988-07-01 1990-02-15

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4510519A (en) * 1982-03-26 1985-04-09 Motorola, Inc. Electrically isolated semiconductor power device
US4583283A (en) * 1982-03-26 1986-04-22 Motorola, Inc. Electrically isolated semiconductor power device
US4612601A (en) * 1983-11-30 1986-09-16 Nec Corporation Heat dissipative integrated circuit chip package
US4698662A (en) * 1985-02-05 1987-10-06 Gould Inc. Multichip thin film module
EP0224141A3 (en) * 1985-11-21 1989-06-14 General Electric Company Improved semiconductor power devices
US4858073A (en) * 1986-12-10 1989-08-15 Akzo America Inc. Metal substrated printed circuit
US5012322A (en) * 1987-05-18 1991-04-30 Allegro Microsystems, Inc. Semiconductor die and mounting assembly
GB8807729D0 (en) * 1988-03-31 1988-05-05 British Telecomm Device mounting
CA1307355C (en) * 1988-05-26 1992-09-08 David C. Degree Soft-faced semiconductor component backing
US5151777A (en) * 1989-03-03 1992-09-29 Delco Electronics Corporation Interface device for thermally coupling an integrated circuit to a heat sink
US5220487A (en) * 1992-01-27 1993-06-15 International Business Machines Corporation Electronic package with enhanced heat sinking
US5406096A (en) * 1993-02-22 1995-04-11 Texas Instruments Incorporated Device and method for high performance high voltage operation
DE19529627C1 (de) * 1995-08-11 1997-01-16 Siemens Ag Thermisch leitende, elektrisch isolierende Verbindung und Verfahren zu seiner Herstellung
US5908881A (en) * 1996-11-29 1999-06-01 Sumitomo Bakelite Company Limited Heat-conductive paste
DE19736415C2 (de) * 1997-08-21 2000-09-07 Siemens Ag Klebverbindung zwischen einem metallischen Substrat und einem zumindest im Oberflächenbereich aus Keramik bestehenden Körper und Verfahren zu deren Herstellung
DE19914815A1 (de) * 1999-03-31 2000-10-05 Abb Research Ltd Halbleitermodul
US6586279B1 (en) * 2000-11-17 2003-07-01 Sun Microsystems, Inc. Method of integrating a heat spreader and a semiconductor, and package formed thereby
JP2003037382A (ja) * 2001-07-25 2003-02-07 Mitsubishi Gas Chem Co Inc 熱伝導性接着シート
US6818477B2 (en) * 2001-11-26 2004-11-16 Powerwave Technologies, Inc. Method of mounting a component in an edge-plated hole formed in a printed circuit board
EP1531985A4 (en) * 2002-07-15 2008-03-19 Honeywell Int Inc THERMAL CONNECTING AND BORDER AREA SYSTEMS, MANUFACTURING METHOD AND USES THEREOF
DE102005032076B3 (de) * 2005-07-08 2007-02-08 Infineon Technologies Ag Verfahren zum Herstellen eines Schaltungsmoduls
EP1833088A1 (de) * 2006-03-07 2007-09-12 Danfoss Silicon Power GmbH Verfahren zur Erstellung einer rissarmer Verbindung zwischen einer Wärmesenke und einer Substratplatte
US20080026181A1 (en) * 2006-07-25 2008-01-31 Ravi Rastogi Synergistically-modified surfaces and surface profiles for use with thermal interconnect and interface materials, methods of production and uses thereof
CN102066488A (zh) * 2008-04-21 2011-05-18 霍尼韦尔国际公司 热互连和界面材料、它们的制造方法和用途
KR101015735B1 (ko) * 2009-07-02 2011-02-22 삼성전기주식회사 세라믹 적층체 모듈 및 그 제조방법
EP2500936A4 (en) * 2009-11-13 2016-01-13 Hitachi Ltd INSULATION STRUCTURE AND MANUFACTURING METHOD THEREFOR
US10629513B2 (en) * 2015-06-04 2020-04-21 Eaton Intelligent Power Limited Ceramic plated materials for electrical isolation and thermal transfer
EP3522212A1 (en) * 2018-01-31 2019-08-07 ABB Schweiz AG Power electronics module and a method of producing a power electronics module

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4860464A (ja) * 1971-12-01 1973-08-24

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE534817A (ja) * 1954-01-14 1900-01-01
US3290564A (en) * 1963-02-26 1966-12-06 Texas Instruments Inc Semiconductor device
AT312317B (de) * 1971-03-25 1973-12-27 Plansee Metallwerk Verschleißfeste Überzüge für Maschinenteile
US4356505A (en) * 1978-08-04 1982-10-26 Bell Telephone Laboratories, Incorporated Conductive adhesive system including a conductivity enhancer
DE2837300A1 (de) * 1978-08-26 1980-03-06 Bbc Brown Boveri & Cie Halbleiteranordnung
JPS5550646A (en) * 1978-10-06 1980-04-12 Hitachi Ltd Integrated circuit device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4860464A (ja) * 1971-12-01 1973-08-24

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0222679U (ja) * 1988-07-01 1990-02-15

Also Published As

Publication number Publication date
EP0042693A2 (en) 1981-12-30
EP0042693A3 (en) 1982-06-09
DE3169519D1 (en) 1985-05-02
JPS5728346A (en) 1982-02-16
EP0042693B1 (en) 1985-03-27
US4450471A (en) 1984-05-22

Similar Documents

Publication Publication Date Title
JPS6239826B2 (ja)
US4488673A (en) Direct metal brazing to cermet feedthroughs
CN1184379A (zh) 封接电子元件的封接结构和方法
JP2772157B2 (ja) 半導体装置の配線方法
JPS6092628A (ja) 半導体デバイスの製造方法
JP2828358B2 (ja) 半導体放熱構造
JP3811248B2 (ja) 半導体素子の基板への接合方法及び実装方法
JP3266490B2 (ja) 半導体素子収納用パッケージの製造方法
JPH03280452A (ja) 半導体装置
JP2763470B2 (ja) 配線基板
JPS63288091A (ja) 回路基板
JPS61245555A (ja) 半導体用端子接続構体
JP3281778B2 (ja) 半導体装置
JPH0132643B2 (ja)
JPH11214591A (ja) 半導体装置
JP3181008B2 (ja) 半導体装置
JPH05291428A (ja) 半導体装置実装用基板の製法
JP2003007926A (ja) 樹脂封止型電子装置およびその製造方法
JP2002232118A (ja) 配線基板及びその製造方法
JP2509098Y2 (ja) 半導体装置
JPH06283621A (ja) 半導体装置実装用基板および半導体装置の実装構造
JP2000208895A (ja) 配線基板およびその製造方法
JPS6035501A (ja) リ−ド線付き電子回路素子およびその製造方法
JPH1126510A (ja) バンプ付きワークの実装方法
JPS6018938A (ja) 半導体装置用ケ−ス