JPH0982881A - マルチチップモジュールの製造方法 - Google Patents
マルチチップモジュールの製造方法Info
- Publication number
- JPH0982881A JPH0982881A JP24160095A JP24160095A JPH0982881A JP H0982881 A JPH0982881 A JP H0982881A JP 24160095 A JP24160095 A JP 24160095A JP 24160095 A JP24160095 A JP 24160095A JP H0982881 A JPH0982881 A JP H0982881A
- Authority
- JP
- Japan
- Prior art keywords
- chip module
- wiring board
- mounting
- multilayer wiring
- conductive paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ウエルドリングに囲繞された領域内の微細な
もしくは高密度な導体パッド面もしくはダイパッド面
に、精度よく一様な接続用ペーストを印刷塗布・被着す
る手段を備え、半田を使用しないで歩留まりよく、信頼
性の高いマルチチップモジュールを製造できる方法の提
供。 【解決手段】 電子部品10実装用の導体パッド7aよりも
膜厚の区画体８が、実装領域を囲繞して主面に設けられ
た多層配線板７の、導体パッド7a面にスクリーン印刷で
導電性ペースト 11aを選択的に被着させる工程を備えた
マルチチップモジュールの製造方法で、スクリーン印刷
工程に、区画体８内面に対応して対接可能に凹面化加工
9bしたマスク９を使用するマルチチップモジュールの製
造方法である。
もしくは高密度な導体パッド面もしくはダイパッド面
に、精度よく一様な接続用ペーストを印刷塗布・被着す
る手段を備え、半田を使用しないで歩留まりよく、信頼
性の高いマルチチップモジュールを製造できる方法の提
供。 【解決手段】 電子部品10実装用の導体パッド7aよりも
膜厚の区画体８が、実装領域を囲繞して主面に設けられ
た多層配線板７の、導体パッド7a面にスクリーン印刷で
導電性ペースト 11aを選択的に被着させる工程を備えた
マルチチップモジュールの製造方法で、スクリーン印刷
工程に、区画体８内面に対応して対接可能に凹面化加工
9bしたマスク９を使用するマルチチップモジュールの製
造方法である。
Description
【０００１】
【発明の属する技術分野】本発明はマルチチップモジュ
ールの製造方法に係り、さらに詳しくは、半田を使用し
ないで信頼性の高い実装が容易にでき、マルチチップモ
ジュールを歩留まり良好に製造できる方法に関する。
ールの製造方法に係り、さらに詳しくは、半田を使用し
ないで信頼性の高い実装が容易にでき、マルチチップモ
ジュールを歩留まり良好に製造できる方法に関する。
【０００２】
【従来の技術】マルチチップモジュールは、電子回路
（もしくは電気回路）のコンパクト化や高容量化など図
ることができるため、各種の電子機器類に広く使用され
ている。そして、この種のマルチチップモジュールは、
図７ (a)， (b)に互いに異なる構成の要部を断面的に示
すような構成を採っている。
（もしくは電気回路）のコンパクト化や高容量化など図
ることができるため、各種の電子機器類に広く使用され
ている。そして、この種のマルチチップモジュールは、
図７ (a)， (b)に互いに異なる構成の要部を断面的に示
すような構成を採っている。
【０００３】図７ (a)の場合は、被接続部となる導体パ
ッド1aを含む配線パターンを一主面の所定領域内に有す
る無機質系の多層配線板（たとえばセラミック多層配線
板）１と、前記多層配線板１の導体パッド1aに対応する
Al電極2aを電気的に接続・実装（フェースダウン型実
装）された半導体素子２と、前記半導体素子２の実装領
域を囲繞する形で多層配線板１面に一体的に設けられて
いるウエルドリング（区画体）３面に、開口端縁部4aが
半田付け・気密封止され、前記半導体素子２を封有する
金属製キャップ４とを備えた構成を成している。この構
成の場合は、ワイヤボンディングが省略されるため、実
装密度を上げ易いという利点がある。
ッド1aを含む配線パターンを一主面の所定領域内に有す
る無機質系の多層配線板（たとえばセラミック多層配線
板）１と、前記多層配線板１の導体パッド1aに対応する
Al電極2aを電気的に接続・実装（フェースダウン型実
装）された半導体素子２と、前記半導体素子２の実装領
域を囲繞する形で多層配線板１面に一体的に設けられて
いるウエルドリング（区画体）３面に、開口端縁部4aが
半田付け・気密封止され、前記半導体素子２を封有する
金属製キャップ４とを備えた構成を成している。この構
成の場合は、ワイヤボンディングが省略されるため、実
装密度を上げ易いという利点がある。
【０００４】図７ (b)の場合は、導体パッド1a′および
ダイパッド1bを含む配線パターンを一主面の所定領域内
に有する無機質系の多層配線板（たとえばセラミック多
層配線板）１と、前記多層配線板１のダイパッド1b面に
半導体素子２を接続・固定する一方、半導体素子２のAl
電極2aを導体パッド1a′に対応させて接続するワイヤボ
ンディング５と、前記半導体素子２の実装領域を囲繞す
る形で多層配線板１面に一体的に設けられているウエル
ドリング（区画体）３面に、開口端縁部4aが半田付け・
気密封止して、前記半導体素子２を封有する金属製キャ
ップ４とを備えた構成を成している。
ダイパッド1bを含む配線パターンを一主面の所定領域内
に有する無機質系の多層配線板（たとえばセラミック多
層配線板）１と、前記多層配線板１のダイパッド1b面に
半導体素子２を接続・固定する一方、半導体素子２のAl
電極2aを導体パッド1a′に対応させて接続するワイヤボ
ンディング５と、前記半導体素子２の実装領域を囲繞す
る形で多層配線板１面に一体的に設けられているウエル
ドリング（区画体）３面に、開口端縁部4aが半田付け・
気密封止して、前記半導体素子２を封有する金属製キャ
ップ４とを備えた構成を成している。
【０００５】そして、前記構成のマルチチップモジュー
ルは、次のようにして製造されている。先ず、アルミナ
などを層間絶縁体層として、導体パッド1a，1a′やダイ
パッド1bおよび層間が適宜接続された所要の信号配線パ
ターン層などを（図示省略）内層するとともに、入出力
パッドやAgろう付けされた入出力リード（図示省略）な
どを備え、かつシーリングパターン1c面にコバールもし
くは Fe/Ni42アロイなどから成るウエルドリング３がAg
ろう1d付けされた多層配線板１を用意する。
ルは、次のようにして製造されている。先ず、アルミナ
などを層間絶縁体層として、導体パッド1a，1a′やダイ
パッド1bおよび層間が適宜接続された所要の信号配線パ
ターン層などを（図示省略）内層するとともに、入出力
パッドやAgろう付けされた入出力リード（図示省略）な
どを備え、かつシーリングパターン1c面にコバールもし
くは Fe/Ni42アロイなどから成るウエルドリング３がAg
ろう1d付けされた多層配線板１を用意する。
【０００６】次に、前記ウエルドリング（区画体）３を
側壁とした状態の多層配線板１面（底壁面）に位置して
いる導体パッド1a面やダイパッド1b面に、接着性導電ペ
ーストを選択的に塗布・被着する。なお、接着性導電ペ
ースト６の選択的な塗布・被着は、たとえばメタルマス
クなどを用いて行われる。なお、図７ (a)， (b)におい
て、2bは半導体素子２のAl電極2a面に設けられている導
体バンプで、対応する導体パッド1aとの電気的な接続に
寄与する。
側壁とした状態の多層配線板１面（底壁面）に位置して
いる導体パッド1a面やダイパッド1b面に、接着性導電ペ
ーストを選択的に塗布・被着する。なお、接着性導電ペ
ースト６の選択的な塗布・被着は、たとえばメタルマス
クなどを用いて行われる。なお、図７ (a)， (b)におい
て、2bは半導体素子２のAl電極2a面に設けられている導
体バンプで、対応する導体パッド1aとの電気的な接続に
寄与する。
【０００７】その後、前記接着性導電ペースト６などを
選択的に塗布・被着した導体パッド1a面やダイパッド1b
面に、半導体素子２など搭載部品を位置決め・配置し、
接着性導電ペースト６の硬化処理などで固定・接続し、
さらに要すればワイヤボンディング５を行って搭載・実
装の作業を終了する。この搭載・実装の作業後、前記ウ
エルドリング（区画体）３上面に、金属製キャップ４の
開口端縁部4aを半田（たとえばSn/Pb:63/37)付けし、半
導体素子２などの搭載・実装領域を気密に封止すること
により、所望のマルチチップモジュールを製造してい
る。
選択的に塗布・被着した導体パッド1a面やダイパッド1b
面に、半導体素子２など搭載部品を位置決め・配置し、
接着性導電ペースト６の硬化処理などで固定・接続し、
さらに要すればワイヤボンディング５を行って搭載・実
装の作業を終了する。この搭載・実装の作業後、前記ウ
エルドリング（区画体）３上面に、金属製キャップ４の
開口端縁部4aを半田（たとえばSn/Pb:63/37)付けし、半
導体素子２などの搭載・実装領域を気密に封止すること
により、所望のマルチチップモジュールを製造してい
る。
【０００８】
【発明が解決しようとする課題】しかしながら、上記マ
ルチチップモジュールの製造方法においては、次のよう
な不都合な問題がある。すなわち、いずれの構造の場合
とも、半導体素子２の搭載・実装に当たっては、多層配
線板１の導体パッド1a面やダイパッド1b面に、接着性導
電ペースト６などを選択的に塗布・被着する工程が不可
欠であり、一般的には、平板型のメタルマスクを用いた
印刷法で行っている。ところで、マルチチップモジュー
ルのコンパクト化、もしくは高機能・高容量化などへの
対応においては、実装領域面の狭小化や、導体パッド1
a，ダイパッド1bの微小化あるいは多数化の傾向にあ
り、前記接着性導電ペースト６などの選択的な塗布・被
着も、必然的に高い精度を要求される。
ルチチップモジュールの製造方法においては、次のよう
な不都合な問題がある。すなわち、いずれの構造の場合
とも、半導体素子２の搭載・実装に当たっては、多層配
線板１の導体パッド1a面やダイパッド1b面に、接着性導
電ペースト６などを選択的に塗布・被着する工程が不可
欠であり、一般的には、平板型のメタルマスクを用いた
印刷法で行っている。ところで、マルチチップモジュー
ルのコンパクト化、もしくは高機能・高容量化などへの
対応においては、実装領域面の狭小化や、導体パッド1
a，ダイパッド1bの微小化あるいは多数化の傾向にあ
り、前記接着性導電ペースト６などの選択的な塗布・被
着も、必然的に高い精度を要求される。
【０００９】しかし、ウエルドリング（区画体）３を側
壁とした状態の多層配線板１面（底壁面）に、平板型の
メタルマスクを位置決めし、所要のペースト層を選択さ
れた狭小な領域面に精度よく、かつ一様に塗布・被着す
ることは困難であり、実用的には、歩留まりや接続・固
定の信頼性などの点で問題がある。つまり、ウエルドリ
ング３を側壁とした多層配線板１面にスクリーン印刷す
ることは、小さな浅い皿状体の底壁面へスクリーン印刷
する場合と同様で、位置決めした平板型メタルマスクの
位置ズレや不均一な塗布・被着などを全面的に回避する
ことは、至難の技であり、製造歩留まりおよび接続・固
定の信頼性などが懸念されている。
壁とした状態の多層配線板１面（底壁面）に、平板型の
メタルマスクを位置決めし、所要のペースト層を選択さ
れた狭小な領域面に精度よく、かつ一様に塗布・被着す
ることは困難であり、実用的には、歩留まりや接続・固
定の信頼性などの点で問題がある。つまり、ウエルドリ
ング３を側壁とした多層配線板１面にスクリーン印刷す
ることは、小さな浅い皿状体の底壁面へスクリーン印刷
する場合と同様で、位置決めした平板型メタルマスクの
位置ズレや不均一な塗布・被着などを全面的に回避する
ことは、至難の技であり、製造歩留まりおよび接続・固
定の信頼性などが懸念されている。
【００１０】本発明は上記事情に対処してなされたもの
で、ウエルドリングに囲繞された領域内の微細なもしく
は高密度な導体パッド面もしくはダイパッド面に、精度
よく一様な接続用ペーストを印刷塗布・被着する手段を
備え、歩留まりよく信頼性の高いマルチチップモジュー
ルを、半田を使用せずに製造できる方法の提供を目的と
する。
で、ウエルドリングに囲繞された領域内の微細なもしく
は高密度な導体パッド面もしくはダイパッド面に、精度
よく一様な接続用ペーストを印刷塗布・被着する手段を
備え、歩留まりよく信頼性の高いマルチチップモジュー
ルを、半田を使用せずに製造できる方法の提供を目的と
する。
【００１１】
【課題を解決するための手段】請求項１の発明は、電子
部品実装用の導体パッドよりも膜厚の区画体が実装領域
を囲繞して主面に設けられた多層配線板の、前記導体パ
ッド面にスクリーン印刷で導電性ペーストを選択的に被
着させる工程を備えたマルチチップモジュールの製造方
法であって、前記スクリーン印刷工程に、区画体内面に
対応して対接可能に凹面化加工したマスクを使用するこ
とを特徴とするマルチチップモジュールの製造方法であ
る。請求項２の発明は、電子部品実装用のダイパッドよ
りも膜厚の区画体が実装領域を囲繞して主面に設けられ
た多層配線板の、前記ダイパッド面にスクリーン印刷で
導電性ペーストを選択的に被着させる工程を備えたマル
チチップモジュールの製造方法であって、前記スクリー
ン印刷工程に、区画体内面に対応して対接可能に凹面化
加工したマスクを使用することを特徴とするマルチチッ
プモジュールの製造方法である。そして、この製造方法
において、いわゆるフェースダウンに半導体素子を実装
する構造における半導体素子電極面のバンプは、たとえ
ばAu，CuもしくはNi製、弾力性を有する球体面にAu，Cu
もしくはNiなどの導電性メッキ層を設けたものが挙げら
れ、また、ワイヤボンデング手法や転写法などによっ形
成できる。
部品実装用の導体パッドよりも膜厚の区画体が実装領域
を囲繞して主面に設けられた多層配線板の、前記導体パ
ッド面にスクリーン印刷で導電性ペーストを選択的に被
着させる工程を備えたマルチチップモジュールの製造方
法であって、前記スクリーン印刷工程に、区画体内面に
対応して対接可能に凹面化加工したマスクを使用するこ
とを特徴とするマルチチップモジュールの製造方法であ
る。請求項２の発明は、電子部品実装用のダイパッドよ
りも膜厚の区画体が実装領域を囲繞して主面に設けられ
た多層配線板の、前記ダイパッド面にスクリーン印刷で
導電性ペーストを選択的に被着させる工程を備えたマル
チチップモジュールの製造方法であって、前記スクリー
ン印刷工程に、区画体内面に対応して対接可能に凹面化
加工したマスクを使用することを特徴とするマルチチッ
プモジュールの製造方法である。そして、この製造方法
において、いわゆるフェースダウンに半導体素子を実装
する構造における半導体素子電極面のバンプは、たとえ
ばAu，CuもしくはNi製、弾力性を有する球体面にAu，Cu
もしくはNiなどの導電性メッキ層を設けたものが挙げら
れ、また、ワイヤボンデング手法や転写法などによっ形
成できる。
【００１２】さらに、多層配線板の導体パッド面やダイ
パッド面に配置され、半導体素子の固定，接続部を形成
する導電性（接着性導電）ペーストは、たとえばAgなど
の導電粉末と、耐熱，熱硬化性樹脂系のバインダーもし
くはガラスフリットとの混合物で、最終的には 150℃程
度以下で硬化状態を呈するものである。
パッド面に配置され、半導体素子の固定，接続部を形成
する導電性（接着性導電）ペーストは、たとえばAgなど
の導電粉末と、耐熱，熱硬化性樹脂系のバインダーもし
くはガラスフリットとの混合物で、最終的には 150℃程
度以下で硬化状態を呈するものである。
【００１３】そして、導体パッド面やダイパッド面に、
スクリーン印刷で選択的に被着・配置するためのマスク
は、被封止領域を区画するウエルドリングの膜厚（高
さ）さと同等高さ程度の側壁部を有し、かつその側壁部
がウエルドリング内壁面に対接可能に凹面化加工されて
おり、平坦部が被封止領域（実装領域）を成す多層配線
板面に対接する構造を採っている。ここで、マスクの側
壁部は、全周に亘って存在する必要はなく、要は前後・
左右・円周方向への移動，ズレを防止できればよい。
スクリーン印刷で選択的に被着・配置するためのマスク
は、被封止領域を区画するウエルドリングの膜厚（高
さ）さと同等高さ程度の側壁部を有し、かつその側壁部
がウエルドリング内壁面に対接可能に凹面化加工されて
おり、平坦部が被封止領域（実装領域）を成す多層配線
板面に対接する構造を採っている。ここで、マスクの側
壁部は、全周に亘って存在する必要はなく、要は前後・
左右・円周方向への移動，ズレを防止できればよい。
【００１４】請求項１の発明では、半導体素子の実装・
接続領域面に対して、所要のマスクが容易かつ精度よく
位置決め配置されるので、導体パッド面に所要の接着性
導電ペーストを確実に印刷・被覆できる。つまり、導体
パッドが微細で、多数個の場合でも、全体的にムラなく
一様な接着性導電ペーストの印刷・被着がなされるた
め、信頼性の高い実装・接続が達成され、半田を使用せ
ずに歩留まりよくマルチチップモジュールが提供され
る。
接続領域面に対して、所要のマスクが容易かつ精度よく
位置決め配置されるので、導体パッド面に所要の接着性
導電ペーストを確実に印刷・被覆できる。つまり、導体
パッドが微細で、多数個の場合でも、全体的にムラなく
一様な接着性導電ペーストの印刷・被着がなされるた
め、信頼性の高い実装・接続が達成され、半田を使用せ
ずに歩留まりよくマルチチップモジュールが提供され
る。
【００１５】請求項２の発明では、半導体素子の実装・
接続領域面に対して、所要のマスクが容易かつ精度よく
位置決め配置されるので、導体パッド面およびダイパッ
ド面に所要の接着性導電ペーストを確実に印刷・被覆で
きる。つまり、導体パッドおよびダイパッドが微細で、
多数個の場合でも、全体的にムラなく一様な接着性導電
ペーストの印刷・被着がなされるため、信頼性の高い実
装・接続が達成され、半田を使用せずに歩留まりよくマ
ルチチップモジュールが提供される。
接続領域面に対して、所要のマスクが容易かつ精度よく
位置決め配置されるので、導体パッド面およびダイパッ
ド面に所要の接着性導電ペーストを確実に印刷・被覆で
きる。つまり、導体パッドおよびダイパッドが微細で、
多数個の場合でも、全体的にムラなく一様な接着性導電
ペーストの印刷・被着がなされるため、信頼性の高い実
装・接続が達成され、半田を使用せずに歩留まりよくマ
ルチチップモジュールが提供される。
【００１６】
【発明の実施の形態】以下本発明の実施例を説明する。
【００１７】実施例１ 図１〜図６は、この実施例に係るマルチチップモジュー
ルの製造方法の実施態様例を模式的に示す断面図であ
る。先ず、図１に要部構造を断面的に示す構造のセラミ
ックス系多層配線板７を用意した。すなわち、アルミナ
などを層間絶縁体層として、 100× 100μm 角の導体パ
ッド7aおよび層間が適宜接続された所要の信号配線パタ
ーン層などを（図示省略）内層するとともに、入出力パ
ッドやAgろう付けされた入出力リード（図示省略）など
を備え、かつ実装領域を囲繞して主面に設けられたシー
リングパターン7c面に、コバールもしくは Fe/Ni42アロ
イなどから成るウエルドリング８がAgろう7d付けされた
多層配線板７を用意する。
ルの製造方法の実施態様例を模式的に示す断面図であ
る。先ず、図１に要部構造を断面的に示す構造のセラミ
ックス系多層配線板７を用意した。すなわち、アルミナ
などを層間絶縁体層として、 100× 100μm 角の導体パ
ッド7aおよび層間が適宜接続された所要の信号配線パタ
ーン層などを（図示省略）内層するとともに、入出力パ
ッドやAgろう付けされた入出力リード（図示省略）など
を備え、かつ実装領域を囲繞して主面に設けられたシー
リングパターン7c面に、コバールもしくは Fe/Ni42アロ
イなどから成るウエルドリング８がAgろう7d付けされた
多層配線板７を用意する。
【００１８】一方、図２ (a)， (b)に異なる構成例を断
面的に示すようなメタルマスク９を用意した。ここで、
メタルマスク９は、前記多層配線板７面の導体パッド7a
の膜厚よりも膜厚のウエルドリング（区画体）８の内面
に対応して対接可能な側壁部9aおよび凹面化加工部9bを
備えている。すなわち、前記ウエルドリング８の側壁内
面に外周面が対接する側壁部9aを有し、多層配線板７の
実装領域面が、凹面化加工部9bを成し、かつこの凹面化
加工部9bには、前記導体パッド7aに対応する位置に90×
90μm 角のスクリーン開口部9cを備えたステンレス鋼製
のメタルマスク９である。なお、このメタルマスク９の
凹面化加工部9bは、前記多層配線板７の実装領域面の導
体パッド7a面に平坦な状態で載置できるように、予め形
状もしくは配置状態が選定されている。
面的に示すようなメタルマスク９を用意した。ここで、
メタルマスク９は、前記多層配線板７面の導体パッド7a
の膜厚よりも膜厚のウエルドリング（区画体）８の内面
に対応して対接可能な側壁部9aおよび凹面化加工部9bを
備えている。すなわち、前記ウエルドリング８の側壁内
面に外周面が対接する側壁部9aを有し、多層配線板７の
実装領域面が、凹面化加工部9bを成し、かつこの凹面化
加工部9bには、前記導体パッド7aに対応する位置に90×
90μm 角のスクリーン開口部9cを備えたステンレス鋼製
のメタルマスク９である。なお、このメタルマスク９の
凹面化加工部9bは、前記多層配線板７の実装領域面の導
体パッド7a面に平坦な状態で載置できるように、予め形
状もしくは配置状態が選定されている。
【００１９】次に、図３に断面的に示すごとく、前記ウ
エルドリング８を側壁とした多層配線板７の実装領域面
（底壁面）導体パッド7a面に、前記スクリーン開口部9c
を対応させてメタルマスク９を位置決め配置し、たとえ
ばエポキシ樹脂をバインダー成分としたAg系の硬化性導
電ペーストをスクリーン印刷して、図４に断面的に示す
ごとく、選択的に厚さ約15μm に印刷・被着する。
エルドリング８を側壁とした多層配線板７の実装領域面
（底壁面）導体パッド7a面に、前記スクリーン開口部9c
を対応させてメタルマスク９を位置決め配置し、たとえ
ばエポキシ樹脂をバインダー成分としたAg系の硬化性導
電ペーストをスクリーン印刷して、図４に断面的に示す
ごとく、選択的に厚さ約15μm に印刷・被着する。
【００２０】その後、前記導体パッド7a面へ硬化性導電
ペースト 11aを印刷・被着した多層配線板７面に、予め
用意しておいた半導体素子10を位置決めし、図５に断面
的に示すごとく、フェースダウンに配置した。ここで、
半導体素子10は、そのAl電極（入出力端子） 10a面に先
端が鋸の歯状に形成された高さ約15μm ，径約90μmのA
uバンプ 10bを備えており、前記Auバンプ 10bの先端部
を印刷・被着された硬化性導電ペースト 11aへ圧入（挿
入）した。この状態で、要すれば半導体素子10を押圧し
ながら、前記硬化性導電ペースト 11aを硬化することに
よって、半導体素子10のAl電極（入出力端子） 10aと対
応する多層配線板７の導体パッド7aとを電気的に接続す
るとともに、多層配線板７面に半導体素子10を固定し
た。
ペースト 11aを印刷・被着した多層配線板７面に、予め
用意しておいた半導体素子10を位置決めし、図５に断面
的に示すごとく、フェースダウンに配置した。ここで、
半導体素子10は、そのAl電極（入出力端子） 10a面に先
端が鋸の歯状に形成された高さ約15μm ，径約90μmのA
uバンプ 10bを備えており、前記Auバンプ 10bの先端部
を印刷・被着された硬化性導電ペースト 11aへ圧入（挿
入）した。この状態で、要すれば半導体素子10を押圧し
ながら、前記硬化性導電ペースト 11aを硬化することに
よって、半導体素子10のAl電極（入出力端子） 10aと対
応する多層配線板７の導体パッド7aとを電気的に接続す
るとともに、多層配線板７面に半導体素子10を固定し
た。
【００２１】前記搭載・実装では、ワイヤボンディング
による接続が省略されているため、半導体素子10の周辺
部に、ボンディングパッド（導体パッド）を別設する必
要もなくなり、その分実装密度の向上もしくはマルチチ
ップモジュールのコンパクト化が図られることになる。
なお、この実装状態で、多層配線板７に対する半導体素
子10の接続、固定を、電気的な試験などによって評価し
たところ、確実で信頼性の高い実装が行われていた。
による接続が省略されているため、半導体素子10の周辺
部に、ボンディングパッド（導体パッド）を別設する必
要もなくなり、その分実装密度の向上もしくはマルチチ
ップモジュールのコンパクト化が図られることになる。
なお、この実装状態で、多層配線板７に対する半導体素
子10の接続、固定を、電気的な試験などによって評価し
たところ、確実で信頼性の高い実装が行われていた。
【００２２】次に、予め用意しておいた金属製キャップ
の開口端縁部を、前記半導体素子10を搭載・実装した多
層配線板７のウエルドリング（区画体）８面に位置合わ
せ，配置し、たとえばレーザービーム照射もしくはシー
ムウエルドなどによって封着を行う。すなわち、前記金
属製キャップの開口端縁部を多層配線板７のウエルドリ
ング８面に封着して、ウエルドリング８で囲繞された領
域面に搭載・実装した半導体素子10などを気密に封装し
て成るマルチチップモジュールを製造する。
の開口端縁部を、前記半導体素子10を搭載・実装した多
層配線板７のウエルドリング（区画体）８面に位置合わ
せ，配置し、たとえばレーザービーム照射もしくはシー
ムウエルドなどによって封着を行う。すなわち、前記金
属製キャップの開口端縁部を多層配線板７のウエルドリ
ング８面に封着して、ウエルドリング８で囲繞された領
域面に搭載・実装した半導体素子10などを気密に封装し
て成るマルチチップモジュールを製造する。
【００２３】前記製造したマルチチップモジュールにつ
いて、常套的な試験評価を行ったところ、いずれも所要
の品質を確保しており、量産歩留まりも良好であった。
いて、常套的な試験評価を行ったところ、いずれも所要
の品質を確保しており、量産歩留まりも良好であった。
【００２４】実施例２ 前記実施例１の場合において、半導体素子をダイパッド
面にフェースアップに搭載・固定し、その半導体素子の
Al電極をワイヤボンディングで多層配線板面の導体パッ
ドに接続する方式の実装用多層配線板を用い、また、ダ
イパッド面および導体パッド面へのスクリーン印刷に接
着性導電ペースト（Ag系ペースト）を用いた。その他の
条件は、実施例１の場合と同一にして、マルチチップモ
ジュールを製造した。そして、これら製造したマルチチ
ップモジュールについて、常套的な試験評価を行ったと
ころ、いずれも所要の品質を確保しており、量産歩留ま
りも良好であった。
面にフェースアップに搭載・固定し、その半導体素子の
Al電極をワイヤボンディングで多層配線板面の導体パッ
ドに接続する方式の実装用多層配線板を用い、また、ダ
イパッド面および導体パッド面へのスクリーン印刷に接
着性導電ペースト（Ag系ペースト）を用いた。その他の
条件は、実施例１の場合と同一にして、マルチチップモ
ジュールを製造した。そして、これら製造したマルチチ
ップモジュールについて、常套的な試験評価を行ったと
ころ、いずれも所要の品質を確保しており、量産歩留ま
りも良好であった。
【００２５】なお、本発明は上記実施例に限定されるも
のでなく、発明の趣旨を逸脱しない範囲でいろいろの変
形を採ることができる。たとえばメタルマスクは、前記
図２(a)， (b)に例示した構成の他、図６に断面的に要
部を示すような構造を採ってもよいし、また、多層配線
板もアルミナ系の他、窒化アルミ系，窒化ケイ素系など
でもよい。
のでなく、発明の趣旨を逸脱しない範囲でいろいろの変
形を採ることができる。たとえばメタルマスクは、前記
図２(a)， (b)に例示した構成の他、図６に断面的に要
部を示すような構造を採ってもよいし、また、多層配線
板もアルミナ系の他、窒化アルミ系，窒化ケイ素系など
でもよい。
【００２６】
【発明の効果】請求項１の発明によれば、導体パッドが
微細で、かつ多数個の場合でも、全体的にムラなく一様
な接着性導電ペーストの印刷・被着がなされるため、信
頼性の高い実装・接続が達成され、歩留まりよく、量産
的にマルチチップモジュールを提供することができる。
微細で、かつ多数個の場合でも、全体的にムラなく一様
な接着性導電ペーストの印刷・被着がなされるため、信
頼性の高い実装・接続が達成され、歩留まりよく、量産
的にマルチチップモジュールを提供することができる。
【００２７】請求項２の発明によれば、導体パッドおよ
びダイパッドが微細で、かつ多数個の場合でも、全体的
にムラなく一様な接着性導電ペーストの印刷・被着がな
されるため、信頼性の高い実装・接続が達成され、歩留
まりよく、量産的にマルチチップモジュールを提供する
ことができる。
びダイパッドが微細で、かつ多数個の場合でも、全体的
にムラなく一様な接着性導電ペーストの印刷・被着がな
されるため、信頼性の高い実装・接続が達成され、歩留
まりよく、量産的にマルチチップモジュールを提供する
ことができる。
【図１】一実施例で用いたマルチチップモジュール用の
多層配線板の要部構成例を示す断面図。
多層配線板の要部構成例を示す断面図。
【図２】(a)， (b)は一実施例で用いた互いに異なるメ
タルマスクの要部構成例を示す断面図。
タルマスクの要部構成例を示す断面図。
【図３】一実施例でメタルマスクを位置決め配置した状
態を示す断面図。
態を示す断面図。
【図４】一実施例でスクリーン印刷で導電性ペーストを
導体パッド面に印刷・被着した状態を示す断面図。
導体パッド面に印刷・被着した状態を示す断面図。
【図５】一実施例で導電性ペーストを印刷・被着した導
体パッド面に半導体素子を位置決め配置した状態を示す
断面図。
体パッド面に半導体素子を位置決め配置した状態を示す
断面図。
【図６】他の異なるメタルマスクの要部構成例を示す断
面図。
面図。
【図７】(a)， (b)は従来の互いに異なるマルチチップ
モジュールの要部構成を示す断面図。
モジュールの要部構成を示す断面図。
１，７……セラミック系（厚膜）多層配線板 1a，1a′，7a……導体パッド 1b，7b……ダイパッド 1c，7c……シーリングパターン 1d，7d……Agろう ２，10……半導体素子 2a， 10a……半導体素子の電極 2b， 10b……バンプ ３，８……ウエルドリング ４……金属製キャップ 4a……金属製キャップの開口端縁部 ５……ワイヤボンディング ６， 11a……硬化性導電ペースト ９……メタルマスク 9a……側壁部 9b……凹面化加工部 9c……スクリーン開口部
Claims (2)
- 【請求項１】 電子部品実装用の導体パッドよりも膜厚
の区画体が実装領域を囲繞して主面に設けられた多層配
線板の、前記導体パッド面にスクリーン印刷で導電性ペ
ーストを選択的に印刷・被着する工程を備えたマルチチ
ップモジュールの製造方法であって、 前記スクリーン印刷工程に、区画体内面に対応して対接
可能に凹面化加工したマスクを使用することを特徴とす
るマルチチップモジュールの製造方法。 - 【請求項２】 電子部品実装用のダイパッドよりも膜厚
の区画体が実装領域を囲繞して主面に設けられた多層配
線板の、前記ダイパッド面にスクリーン印刷で導電性ペ
ーストを選択的に被着させる工程を備えたマルチチップ
モジュールの製造方法であって、 前記スクリーン印刷工程に、区画体内面に対応して対接
可能に凹面化加工したマスクを使用することを特徴とす
るマルチチップモジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24160095A JP3280835B2 (ja) | 1995-09-20 | 1995-09-20 | マルチチップモジュールの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24160095A JP3280835B2 (ja) | 1995-09-20 | 1995-09-20 | マルチチップモジュールの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0982881A true JPH0982881A (ja) | 1997-03-28 |
| JP3280835B2 JP3280835B2 (ja) | 2002-05-13 |
Family
ID=17076736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24160095A Expired - Fee Related JP3280835B2 (ja) | 1995-09-20 | 1995-09-20 | マルチチップモジュールの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3280835B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1867237A1 (en) | 2006-06-15 | 2007-12-19 | Nestec S.A. | Hypoallergenic Egg |
-
1995
- 1995-09-20 JP JP24160095A patent/JP3280835B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3280835B2 (ja) | 2002-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4876588A (en) | Semiconductor device having ceramic package incorporated with a heat-radiator | |
| JPH11214430A (ja) | 配線基板及びその製造方法 | |
| JPH06350234A (ja) | 電気及び／又は電子部品を絶縁基板に取付けかつ接触接続する方法、及び無電流金属析出によるプリント配線基板の製造方法並びに電子部品を取付けかつ接触接続する方法 | |
| JP2000340687A (ja) | 半導体素子収納用パッケージ | |
| JP3210835B2 (ja) | 半導体素子収納用パッケージ | |
| JP3280835B2 (ja) | マルチチップモジュールの製造方法 | |
| JP3420469B2 (ja) | 配線基板 | |
| JP3187292B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPS63284831A (ja) | 混成集積回路の製造方法 | |
| JP2712461B2 (ja) | 半導体装置の容器 | |
| JPH0258257A (ja) | リード付き半導体パッケージ | |
| JPH11126797A (ja) | 配線基板の接続構造 | |
| JPH09148720A (ja) | マルチチップモジュールの製造方法 | |
| JP3950950B2 (ja) | セラミック配線基板の製造方法 | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JP2828578B2 (ja) | 半導体装置 | |
| JP3393784B2 (ja) | 電子部品収納用パッケージ | |
| JPS639749B2 (ja) | ||
| JPH0685165A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3138186B2 (ja) | 半導体装置 | |
| JPH08148527A (ja) | 半導体装置 | |
| JPH08125049A (ja) | 半導体素子収納用パッケージ | |
| JPH0637196A (ja) | 半導体素子収納用パッケージ | |
| JPH09102517A (ja) | 半導体装置 | |
| JPH08204047A (ja) | 電子部品収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020205 |
|
| LAPS | Cancellation because of no payment of annual fees |