JPS6235789A - デ−タ分離回路 - Google Patents

デ−タ分離回路

Info

Publication number
JPS6235789A
JPS6235789A JP17456885A JP17456885A JPS6235789A JP S6235789 A JPS6235789 A JP S6235789A JP 17456885 A JP17456885 A JP 17456885A JP 17456885 A JP17456885 A JP 17456885A JP S6235789 A JPS6235789 A JP S6235789A
Authority
JP
Japan
Prior art keywords
circuit
comparator
clock
output
framing code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17456885A
Other languages
English (en)
Inventor
Toshihiko Tsuru
鶴 俊彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17456885A priority Critical patent/JPS6235789A/ja
Publication of JPS6235789A publication Critical patent/JPS6235789A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、テレビジョン装置の信号処理回路に関し、特
に複号映像信号のブランキング内に重畳されたバケット
データを取出す回路に関する。
(従来の技術及び問題点) 複号映像信号のブランキングを利用し、制御信号等の映
像以外の信号を映像信号と共に伝送する゛ 方式の1つ
として、デジタル的なデータをそのデータのデータレー
トに相当するクロックランと識別の為のフレーミングコ
ードとを含むバケットデータとして重畳する方式がある
。この場合、伝送特性等から、バケットデータについて
は波型整形により立ち上がり及び立ち下がりを正弦波形
にするのが一般的である。従来、重iすれなバケットデ
ータを分離する為に、第2図の様に複号映像信号99を
クランプ回路1によりクランプし、コンパレータ5によ
りデジタルデータ105として取り出していた。第3図
(a)はバケットデータの構成を示し、第3図(b)は
コンパレータ5の入力のバケットデータ101とコンパ
レータ出力105との波形を示す図である。これら図に
おける96は第2図の回路に於るコンパレータ5のリフ
ァレンスを示す。この場合、図で明らかな様に、入力信
号全体又はバケットデータのレベルが変化したときコン
パレータ出力105のデユーティが変化し、レベルが半
分まで下がったとき(第3図(b)の破線)にはデータ
の分離ができなくなる。コンパレータ出力105は第3
図(b)の様な場合デユーティ50xが好ましい。この
ように第2図に示す従来のデータ分離回路では入力レベ
ルの変化に対し、極めて許容範囲が狭い欠点があった。
(問題点を解決するための手段) 前述の問題点を解決するために本発明が提供する手段は
、クロックラン、フレーミングコード及びデータ部から
構成されるバケットデータが重畳された復号映像信号と
、前記バケットデータのタイミングを与える同期信号と
、クランプパルスとを入力とし、前記複号映像信号をク
ランプし。
コンパレータにより前記バケットデータを取り出す回路
であって、前記コンパレータの出力からクロックの再生
及びフレーミングコードの検出を行なう回路と、前記再
生クロックを積分する回路と、この積分回路の出力を受
けるピークホールド回路と、前記フレーミングコードの
検出ができない場合に前記ピークホールド回路をリセッ
トする回路と、前記同期信号を基にして前記クロック再
生及び前記フレーミングコード検出のタイミングを与え
る回路とを備え、前記コンパレータは前記ピークホール
ド回路の出力に基づく電圧を基I′1g電圧とすること
を特徴とする。
(実施例) 次に本発明の実施例について図面を参照して説明する。
第1図は本発明の一実施例のブロック図である。クラン
プ回路1は複号映像信号99をクランプして、コンパレ
ータ5により、分離データ出力105が得られる。クロ
ック再生回路6は、コンパレータ5の出力105からク
ロックラン部分をとり出し、クロックの再生を行なう、
その再生クロック106aは積分回路2で積分される。
ピークホールド回路3は積分回路2の出力102を直流
電圧103に変換する。ピークホールド回路3の直流電
圧103は増幅器4で増幅されて、コンパレータ5の他
の入力へレファレンス電圧104として与えられる。
シフトレジスタ9は、クロック再生回路6の再生クロッ
ク106bによりコンパレータ5の出力105から、フ
レーミングコード検出の為のパラレルデータ109を得
るもので、次のフレーミングコードデコーダ8はこのパ
ラレルデータ109からフレーミングコードのデコード
を行なう。この検出結果により、ピークホールド回路3
を一定の時定数でリセットする。タイミングパルス発生
回路7は、同期信号97に基づき、クロック再生回路6
及びフレーミングコードデコーダ8にタイミング信号1
07a及び107bをそれぞれ与える。
第4図(a)〜(c)は、コンパレータ入力101、再
生クロック106a、積分波形102及びピークホール
ド出力103が複号映像信号99のレベルに応じて変化
する様子を示す6本図(a)はその信号99のレベルが
小さい場合を、同図(b>は信号99のレベルが大きい
場合を、同図(e>は信号99のレベルが中程度の場合
をそれぞれ示す。本実施例では、ピークホールド出力1
03ヲコンパレータ5のリファレンス電圧104として
増幅器4を介して供給するので、複号映像信号99のレ
ベルの変動に対し、常に適正はりファレンス電EE 1
04を与えることができる。又、ピークホールドで保持
した電圧は入力レベルが下がった場合には特定数が大き
い為、応答が遅れる(第5図103の破線)ので、フレ
ーミングコードの検知出力(第5図108)によりある
時定数をもってピークホールド回路3にリセットをかけ
る様にして、応答の遅れを補っている(第5図103の
実線)、尚、第5図99aが入力のパケット、107b
がフレーミングコード検出のタイミング、108が検出
した結果、103がピークホールドの波形をそれぞれ示
す。
(発明の効果) 以上説明したように、本発明は、複合映像入力から重畳
されたバケットデータを取り出すコンパレータのリファ
レンスとして、コンパレータ出力から再生したクロック
を積分、ピークホールドした電圧を与えると共に、フレ
ーミングコード検出出力により、ピークホールドをリセ
ットすることにより、入力レベルの変動にかかわらず、
コンパレータ出力として安定な分離データを得ることが
できる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図は
従来のデータ分離回路を示すブロック図、第3図(a)
はバケットデータの構成を示す図、同図(b)は第2図
回路の各部侶号の波形図、第4図(a)〜(C)第1図
実施例の各部信号の波形やレベルが入力信号のレベルに
応じて変わる様子を示す区、第5図は第1図実施例にお
ける各部侶号のタイミングを示す図である。 1・・・クランプ回路、2・・・積分回路、3・・・ピ
ークホールド回路、4・・・増幅器、5・・・コンパレ
ータ、6・・・クロック再生回路、7・・・タイミング
パルス発生回路、8・・・フレーミングコードデコーダ
、9・・・シフトレジスタ、101・・・コンパレータ
入力、 104・・・コンパレータリファレンス、10
5・・・コンパレータ出力、106a・・・再生クロッ
ク、103・・・ピークホールド出力、99a・・・入
力のバケットデータ、107b・・・フレーミングコー
ドのタイミングパルス、108・・・フレーミングコー
ド検出出力、103・・・ピークホールド出力。 代理人 弁理士 本 庄 伸 介 第1図 第2図 第4図 (a)    (b)     (c)第5図

Claims (1)

    【特許請求の範囲】
  1. クロックラン、フレーミングコード及びデータ部から構
    成されるバケットデータが重畳された複号映像信号と、
    前記バケットデータのタイミングを与える同期信号と、
    クランプパルスとを入力とし、前記複合映像信号をクラ
    ンプし、コンパレータにより前記バケットデータを取り
    出す回路に於て、前記コンパレータの出力からクロック
    の再生及びフレーミングコードの検出を行なう回路と、
    前記再生クロックを積分する回路と、この積分回路の出
    力を受けるピークホールド回路と、前記フレーミングコ
    ードの検出ができない場合に前記ピークホールド回路を
    リセットする回路と、前記同期信号を基にして前記クロ
    ック再生及び前記フレーミングコード検出のタイミング
    を与える回路とを備え、前記コンパレータは前記ピーク
    ホールド回路の出力に基づく電圧を基準電圧とすること
    を特徴とするデータ分離回路。
JP17456885A 1985-08-08 1985-08-08 デ−タ分離回路 Pending JPS6235789A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17456885A JPS6235789A (ja) 1985-08-08 1985-08-08 デ−タ分離回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17456885A JPS6235789A (ja) 1985-08-08 1985-08-08 デ−タ分離回路

Publications (1)

Publication Number Publication Date
JPS6235789A true JPS6235789A (ja) 1987-02-16

Family

ID=15980833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17456885A Pending JPS6235789A (ja) 1985-08-08 1985-08-08 デ−タ分離回路

Country Status (1)

Country Link
JP (1) JPS6235789A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561469A (en) * 1992-06-01 1996-10-01 Thomson Consumer Electronics, S.A. Auxiliary video data slicer with multi-mode peak detection for determining sync and data slicing levels
US5627595A (en) * 1990-06-23 1997-05-06 Telefunken Sdystem for transmitting and decoding biphase data, in particular for VPS

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627595A (en) * 1990-06-23 1997-05-06 Telefunken Sdystem for transmitting and decoding biphase data, in particular for VPS
US5561469A (en) * 1992-06-01 1996-10-01 Thomson Consumer Electronics, S.A. Auxiliary video data slicer with multi-mode peak detection for determining sync and data slicing levels

Similar Documents

Publication Publication Date Title
JPS6235789A (ja) デ−タ分離回路
RU96110405A (ru) Схема и способ определения синхронизации и защиты (варианты)
JP2002300542A (ja) データスライサ回路
JP2527471B2 (ja) 再生muse信号処理装置
JPS6151473B2 (ja)
KR960015511A (ko) 비디오신호 극성검출 및 변환장치
JPH052039B2 (ja)
JPH01293738A (ja) 復調回路
JPS589448A (ja) 多重化信号受信装置
JPH03151769A (ja) クランプパルス発生回路
JPH01177783A (ja) ビデオ信号のクランプ方式
SU1137510A1 (ru) Устройство дл выделени информации из воспроизводимого сигнала
JPS62207071A (ja) 垂直同期分離回路
JPH0225314B2 (ja)
JPS6318779A (ja) 水平同期信号分離装置
JP2667219B2 (ja) 同期信号検出回路
JP3140202B2 (ja) ゴースト除去装置
JPS6381566U (ja)
JPH10308082A (ja) データセパレータ
JPH0638073A (ja) 同期分離回路
JPH0879717A (ja) データスライス回路
JP2001008054A (ja) 同期信号判別装置
JPS59151586A (ja) 文字多重信号検出回路
JPH0326069A (ja) 同期分離回路
JPH08149338A (ja) 映像信号処理装置