JPH0326069A - 同期分離回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ 本発明は，ビデオテーブレコーダ，テレビジョン．ビデ
オブロジエクタなどの映像機器における同期信号分離回
路にかかるちのであり、特に，同期信号の検出基準設定
の改良に間するものである． ［従来の技術］ 従来の同期分離回路としては、例えば第６図に示すもの
がある．同図において、映像信号が入力される端子ＩＯ
は、シンクチップクランプ回路１２の入力側に接続され
ており．その出力側は，コンバレークｌ４の非反転入力
側に接続されている．このコンパレータｌ４の反転入力
側には、比較用の基準電圧Ｅが入力されており、その出
力側は、出力端子ｌ６に接続されている． このような従来装置の動作について第７図を参照しなが
ら説明すると，端子１０に入力された映像信号は、シン
クチップクランプ回路１２によって直流再生され，その
後，コンバレータｌ４で基！！！１！圧Ｅと比較される
．同図中、レベルＬＡはアースレベルであり、レベルＬ
Ｂはシンクチップクランプ回路ｌ２による映像信号ＳＡ
のクランブレベルである．すなわち、映像信号ＳＡに含
まれる同期信号ＳＢのレベルに対してクランブが行なわ
れている．この信号比較の結果，第６図に示すような分
離同期信号がＳＣが端子１６から出力されることとなる
． このように、従来装置では、シンクチップクランプ回路
１２における直流電圧｛直ないしクランブレベルから一
定値高い電圧を基準電圧Ｅとし，これと映像信号ＳＡと
を比較することによって同期信号の分離が行なわれてい
る． ［発明が解決しようとする課題Ｊ しかしながら、以上のような従来技術では、次のような
不都合がある． ＋１１まず、第８図ｔＡ）に示す正常の状態に対して、
同図＋８）に示すような同期信号づまりが生じている場
合には、同期信号ＳＢと比較の基準電圧Ｅとの位置が相
対的に変化し、検出幅がＷＡからＷＢに変化して大きく
なる。このため、分離同期信号の立ち下がりのタイミン
グが通常より早くなり、クランブやＡＦＣなどの位相が
ずれるなど同期系の動作に悪影響を及ぼす． （２）次に，例えば出力回路のドライブ性能が不足して
いる場合，第９図に映像信号ＳＡを電圧レートで示すよ
うに、Ｖサグで同期信号づまりがｌフィールド内で異な
ることがある．すなわち、同図に矢印ＦＡで示す位置で
は正常な検出幅であるが、矢印ＦＢで示す位置では広い
検出幅となる．この場合にも，上述した場合と同様の不
都合がある． （３）また，前記いずれの場合においても．比較の基準
電圧Ｅがへデスクルレベルに近づくと、画像信号ＳＡの
アンダーシュートによるコンバレータｌ４の誤動作が生
じるおそれがある． 本発明は，かかる点に鑑みてなされたちので、同期信号
づまりやアンダーシュートによる影響を受けることなく
安定して良好に同期信号の分離を行なうことができる同
期分離回路を提供することを、その目的とするものであ
る． ［課題を解決するための手段］ 本発明の一つは、映像信号から同期信号を分離する同期
分離回路において、前記映像信号のペデスタルレベルを
検出するペデスタルレベル検出手段と、これによって検
出されたペデスタルレベルに基づいて同期信号分離の基
準レベルを生成する基準レベル生成手段と，これによっ
て生成された基準レベルを前記映像信号と比較すること
によって同期信号分離を行なう比較手段とを備えたこと
を特徴とするものである． 他の発明は，映像信号から同期信号を分籠する同期分離
回路において、前記映像信号のペデスタルレベルを第ｌ
の電位にクランプするクランブ手段と，前記第１の電位
に対して所定の値に設定された第２の電位を生成する比
較電位生成手段と、これによって生成された第２の電位
と．前記クランブ手段によってクランプされた映像信号
とを比較することによって同期信号分離を行なう比較手
段とを備えたことを特徴とするものである．［作用］ 本発明の一つによれば，映像信号のペデスタルレベルが
検出される．そして、このペデスタルレベルに基づいて
同期分離の基準レベルが生成される．この基準レベルは
，例えばペデスタルレベルから所定量ＤＣシフトが行な
われて設定される． 別の発明によれば，映像信号のペデスタルレベルが第１
の電位にクランブされる．他方、同期分離の基準レベル
は、第１の電位に対して所定値の第２の電位にあらかじ
め設定される．そして、この第２の電位と、第ｌの電位
にベデスタルクランプが行なわれた映像信号とが比較さ
れて，同期信号の分離が行なわれる． ［実施例】 以下、本発明の実施例について、添付図面を参照しなが
ら説明する．なお、上述した従来例と同様の構成部分に
ついては，同一の符号を用いることとする． く第１実施例〉 第ｌ図には，本発明の第１実施例の構成が示されている
．同図において、映像信号が入力される端子１０は、ブ
リ同期分離回路２０の入力側に接続されている．このプ
リ同期分離回路２０は、前記第６図の従来技術の回路の
出力側に、等化バルス処理を行なう１／２Ｈキラー回路
２２を直列接続した構成となっている．このようなブリ
同期分離回路２０の出力側は，単安定マルチバイブレー
タ２４の入力側に接続されており，単安定マルチバイブ
レーク２４の出力側はサンプルホールド回路２６の入力
側に接続されている． 更に，サンプルホールド回路２６の出力側は、ＤＣ（直
流）シフト回路２８を介してコンバレータ３０の非反転
入力側に接続されている．このコンバレータ３０の反転
入力側には、端子ｌＯが接続されており、映像信号が入
力されるようになっている．そして、コンバレータ３０
から分離同期信号が端子３２に出力されるようになって
ぃる． 以上の各部のうち、ブリ同期分離回路２０は，前記従来
例と同様にして同期信号を分離するちのであり、単安定
マルチバイブレーク２４は、かかるプリ分離同期信号に
基づいて所定のサンプリングパルスを生成するものであ
る．また，サンプルホールド回路２６は，単安定マルチ
バイブレーク２４から入力されたサンプリングパルスに
基づいて映像信号のサンプリングとレベルのホールドを
行なうものであり．ＤＣシフト回路２８は、かかるホー
ルドレベルを所定量直流的にシフトさせるちのである． 次に，上記第１実施例の全体の動作について，第２図を
参照しながら説明する．まず，ブリ同期分離回路２０で
は、上述したようにして同期信号の分離が行なわれ、こ
れに基づいて単安定マルチバイブレーク２４でサンプリ
ングパルスＳＰが生成される．このサンプリングパルス
ＳＰは，入力映像信号ＳＡに含まれる同期信号ＳＢに対
して，第２図に示すようなペデスタルレベルＬＰに対応
する時間位置関係となるようなタイミングで単安定マル
チバイブレーク２４からサンプルホールド回路２６に供
給される。

サンプルホールド回路２６では、かかるサンプリングパ
ルスＳＰに基づいて映像信号のサンプリングとそのホー
ルドが行なわれる．すなわち，矢ＥｎＦ１．Ｆ２で示す
ように、映像信号ＳＡのペデスタルレベルＬＰがサンプ
ルホールド回路２６でホールドされ、このレベルがＤＣ
シフト回路２８に供給される． 次に、ＤＣシフト回路２８では，入力されたペデスタル
レベルＬＰが矢印Ｆ３で示すように所定レベルシフトさ
れ，シフトレベルＬＳがコンパレータ３０に入力される
．シフト量は，例えばペデスクルレベルと同期信号レベ
ルとの電位差の１／２に設定される．このコンバレータ
３０には映像信号ＳＡが入力されており、これが前記シ
フトレベルＬＳと比較される．この結果，コンパレータ
３０からは、矢印Ｆ４で示す分離同期信号ＳＣが出力さ
れることとなる． ところで、この第ｌ実施例において、ブリ同期分離回路
２０において分離されたブリ同期信号の時間位置が変化
したとすると，単安定マルチバイブレーク２４から出力
されるサンプリングパルスも時間的に変移することとな
る．しかし，かかる変移があっても映像信号ＳＡのペデ
スタルレベルは良好にホールドされるので，コンバレー
タ３０の比較動作は良好に行なわれて同期信号が分離さ
れることとなる。

〈第２実施例〉 次に、第３図を参照しながら、本発明の第２実施例につ
いて説明する．上述した第１実施例では，同図（Ａ）に
示すように、サンプリングパルスＳＰが同期信号に対し
てバックポーチの位置にある． しかし、単安定マルチバイブレーク２４の時定数を変更
することによって、同図（Ｂ）に示すように，フロント
ポーチにサンプリングパルスＳＰをおくようにしてもよ
い．このようにすると，映像信号ＳＤにバースト信号Ｓ
Ｅが含まれている場合でち良好に同期信号の分離を行な
うことができる． く第３実施例〉 次に、第４図及び第５図を参照しながら、本発明の第３
実施例について説明する，なお，上述した実施例と同様
の構成部分については，同一の符号を用いることとする
． この実施例では，単安定マルチバイブレーク２４で生成
されたサンプリングパルスＳＰがベデスタルクランプ回
路４０に入力されるようになっている．このベデスタル
クランプ回路４０は，電圧Ｖ　ｌ　＋Ｖ　１に映像信号
ＳＡのペデスタルレベルをクランプするもので、その出
力側はコンバレータ３０の反転入力側に接続されている
．このコンバレータ３０の非反転入力側には、比較基準
として電圧Ｖ鵞が入力されている． この第３実施例の動作について説明すると、ベデスタル
クランプ回路４０で映像信号ＳＡのペデスタルレベルの
クランプが行なわれる．これによって、第５図に示すよ
うに，ペデスタルレベルＬＰはアースに対してＶ　＋　
＋　Ｖ　ｚの電位となり、これがコンバレータ３０に入
力される．他方、コンバレータ３０には，比較基準電圧
としてＶ，が入力されている．このため，常にペデスタ
ルレベルＬＰより６■１だけ下がったレベルで比較動作
が行なわれることとなる．すなわち、この第３実施例に
おいてら、ペデスタルレベルから所定量シフトしたレベ
ルを基準として同期分離が行なわれることとなる． このように、本発明の各実施例によれば、ベデスタル電
圧から同期信号検出用の基準電圧が生成されるので、同
期信号つまりに影響されない．その結果，同期信号と映
像信号との位相関係は常に一定となるため，クランブや
ＡＦＣなどの位相関係が安定することとなる．また、基
準電圧がベデスタル電圧に対して一定のレベルであるの
で，アンダーシュートによる誤検出が生じない．く他の
実施例〉 なお、本発明は，何ら上記実施例に限定されるものでは
なく，例えば、具体的な回路構成を同様の作用を奏する
ように種々設計変更することが可能であり，これらのも
のも本発明に含まれる．［発明の効果］ 以上説明したように、本発明によれば，映像信号のペデ
スタルレベルを検出し、これを基準とした信号レベル比
較によって同期信号を分離することとしたので、同期信
号づまりやアンダーシュートによる影響を受けることな
く安定して良好に同期信号の分離を行なうことができる
という効果がある．

【図面の簡単な説明】

第１図は本発明の第ｌ実施例を示す回路構成図、第２図
は前記第１実施例の作用を示す説明図，第３図は本発明
の第２実施例を示す説明図、第４図は本発明の第３実施
例を示す回路構成図，第５図は前記第３実施例の作用を
示す説明図，第６図は従来技術の一例を示す回路構成図
，第７図〜第９図は前記従来装置の作用を示す説明図で
ある． ２　０−・・プリ同期分離回路、２４・・・単安定マル
チパイプレーク、２６・・・サンプルホールド回路、２
８・・・ＤＣシフト回路，３０・・・コンバレータ、４
０・・・ベデスタルクランプ回路．ＳＡ．ＳＤ・・一映
像信号．ＳＢ−・・同期信号，ＳＣ・・・分離同期信号
、ＳＥ・・・バースト信号、ＬＰ・・・ペデスタルレベ
ル，ＬＳ・・・シフトレベル、ＳＰ・・−サンプリング
パルス．

Claims (2)

【特許請求の範囲】
1. （１）映像信号から同期信号を分離する同期分離回路に
   おいて、前記映像信号のペデスタルレベルを検出するペ
   デスタルレベル検出手段と、これによって検出されたペ
   デスタルレベルに基づいて同期信号分離の基準レベルを
   生成する基準レベル生成手段と、これによって生成され
   た基準レベルを前記映像信号と比較することによって同
   期信号分離を行なう比較手段とを備えたことを特徴とす
   る同期分離回路。
2. （２）映像信号から同期信号を分離する同期分離回路に
   おいて、前記映像信号のペデスタルレベルを第１の電位
   にクランプするクランプ手段と、前記第１の電位に対し
   て所定の値に設定された第２の電位を生成する比較電位
   生成手段と、これによって生成された第２の電位と、前
   記クランプ手段によってクランプされた映像信号とを比
   較することによって同期信号分離を行なう比較手段とを
   備えたことを特徴とする同期分離回路。