JPS62298867A - 並列システム安定状態検出方式 - Google Patents
並列システム安定状態検出方式Info
- Publication number
- JPS62298867A JPS62298867A JP61142524A JP14252486A JPS62298867A JP S62298867 A JPS62298867 A JP S62298867A JP 61142524 A JP61142524 A JP 61142524A JP 14252486 A JP14252486 A JP 14252486A JP S62298867 A JPS62298867 A JP S62298867A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- stable
- state
- host
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 18
- 238000001514 detection method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 3
- 230000008568 cell cell communication Effects 0.000 description 2
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
- G06F15/17368—Indirect interconnection networks non hierarchical topologies
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
[概 要]
ホストプロセッサと、該ホストプロセッサとの間のバス
を共有する多数のプロセッサとから成り、各プロセッサ
が隣接する他のプロセッサとの間でバッファを介してデ
ータの授受を行なうごとく構成されたシステムにおいて
は、データの総てがバッファ中にあるとき、その両側の
プロセッサの状態情報が“安定”(処理終了)にになっ
ているタイミングが存在するためホストプロセッサかシ
ステム全体が“安定”状態にあるごとく誤認する場合を
生ずる。そのなめ、従来、送信側のプロセッサが受信側
のプロセッサからの「データを正しく受信した旨のJA
CK応答を受けてか゛′安定′°を表示する方式が採ら
れていたが、プロセッサ間の通信が輻較すると共に待ち
合わせなどによる時間的な損失が大きいという問題点が
あった。本発明はこのような従来の問題点を解決するた
め、簡潔な手順で確実にシステムの安定状態を検出する
ことができる制御方式を開示している。
を共有する多数のプロセッサとから成り、各プロセッサ
が隣接する他のプロセッサとの間でバッファを介してデ
ータの授受を行なうごとく構成されたシステムにおいて
は、データの総てがバッファ中にあるとき、その両側の
プロセッサの状態情報が“安定”(処理終了)にになっ
ているタイミングが存在するためホストプロセッサかシ
ステム全体が“安定”状態にあるごとく誤認する場合を
生ずる。そのなめ、従来、送信側のプロセッサが受信側
のプロセッサからの「データを正しく受信した旨のJA
CK応答を受けてか゛′安定′°を表示する方式が採ら
れていたが、プロセッサ間の通信が輻較すると共に待ち
合わせなどによる時間的な損失が大きいという問題点が
あった。本発明はこのような従来の問題点を解決するた
め、簡潔な手順で確実にシステムの安定状態を検出する
ことができる制御方式を開示している。
[産業上の利用分野]
本発明はホストプロセッサとこれと接続された多数のプ
ロセッサとからなる並列システムの制御に関するもので
、特に、システムの安定状態を効率良く確実に検出する
ことの可能な制御に係る。
ロセッサとからなる並列システムの制御に関するもので
、特に、システムの安定状態を効率良く確実に検出する
ことの可能な制御に係る。
[従来の技術]
第4図は並列システムの構成の例を示す図で、51はホ
ストプロセッサ(以下単にホストともいう)、52はワ
イアードステータスレジスタ、53はステータスバス、
54はコマンドバス、55はプロセッサ(以下セルとも
いう)、56は通信路、57は通信用バッファ、58は
ステータスレジスタを表している。
ストプロセッサ(以下単にホストともいう)、52はワ
イアードステータスレジスタ、53はステータスバス、
54はコマンドバス、55はプロセッサ(以下セルとも
いう)、56は通信路、57は通信用バッファ、58は
ステータスレジスタを表している。
第4図においてホスト51と総てのセル55は、コマン
ドバスを呼ぶ共通バス54で接続されており、ホスト・
セル間はこれを用いて通信を行なう。
ドバスを呼ぶ共通バス54で接続されており、ホスト・
セル間はこれを用いて通信を行なう。
各セル55は2次元格子接続され、隣接4セル間はコマ
ンドバス54とは別の独立した通信路56をもち、通信
用バッファ57を備えている。
ンドバス54とは別の独立した通信路56をもち、通信
用バッファ57を備えている。
セル55は自分の状態を示すステータスレジスタ58を
もち、自己の状態を格納する。
もち、自己の状態を格納する。
各セル55のステータスレジスタ58の出力はワイアー
ド結線されてホスト51に接続されており、ホスト51
はセル55の状態の総意(論理和)の情報を読むことが
できるワイアードステータスレジスタ52をもっている
。
ド結線されてホスト51に接続されており、ホスト51
はセル55の状態の総意(論理和)の情報を読むことが
できるワイアードステータスレジスタ52をもっている
。
このような並列システムにおいて、セル間で通信を行な
いながら並列に処理を進めるとき、セル全体の処理終了
3をホスト51で検出する場合について、以下に説明す
る。
いながら並列に処理を進めるとき、セル全体の処理終了
3をホスト51で検出する場合について、以下に説明す
る。
各セルのアプリケーションの処理終了に関しては次の2
つの場合がある。
つの場合がある。
■外部より受信した情報により、自分の処理終了を知る
ことができる場合。
ことができる場合。
■外部より受信した情報では、自分の処理終了がわから
ない場合。
ない場合。
(すなわち、受信データに対する処理終了は示せるが、
これが最後でこれ以上データは送信されてこないという
保証はない。) ■の場合は、各セルのアプリケーションタスクが処理終
了となったときステータスレジスタを“安定′”とセッ
トすれば、ホストではワイアードステータスレジスタに
より全セルの処理終了を知ることができる。
これが最後でこれ以上データは送信されてこないという
保証はない。) ■の場合は、各セルのアプリケーションタスクが処理終
了となったときステータスレジスタを“安定′”とセッ
トすれば、ホストではワイアードステータスレジスタに
より全セルの処理終了を知ることができる。
[発明が解決しようとする問題点1
次に上記■の場合について考えてみると、セル間の通信
について説明する第5図において、セルA60で処理し
た結果、セルC61にデータを送りセルC61に処理要
求するとき、セルAで送信終了後、直ちに自セルのステ
ータスレジスタに“安定”と書き込み処理終了したとす
る。
について説明する第5図において、セルA60で処理し
た結果、セルC61にデータを送りセルC61に処理要
求するとき、セルAで送信終了後、直ちに自セルのステ
ータスレジスタに“安定”と書き込み処理終了したとす
る。
このとき、通信データはまだセルC61に届いておらず
セルB−Cは停止状態であり、ステータスレジスタには
“安定”と示されているとする。
セルB−Cは停止状態であり、ステータスレジスタには
“安定”と示されているとする。
すると、ホストでワイアードステータスレジスタをみる
と全てのセルで処理終了を示す゛安定”となってしまう
時間区間が存在する。
と全てのセルで処理終了を示す゛安定”となってしまう
時間区間が存在する。
この問題を解決する方法として、送信側のセルA59で
データを送信した後、受信側のセルC61で確かに受信
し稼動を開始したことを示すackデータがセルC61
より届くのを待って、セルA59で゛安定°°とステー
タスレジスタに書く方法がある。
データを送信した後、受信側のセルC61で確かに受信
し稼動を開始したことを示すackデータがセルC61
より届くのを待って、セルA59で゛安定°°とステー
タスレジスタに書く方法がある。
しかし、この方法においては、往復の通信が必要である
ため通信の輻輪を招き、その上送信側で無為な待ち時間
を生ずるという問題点があった。
ため通信の輻輪を招き、その上送信側で無為な待ち時間
を生ずるという問題点があった。
本発明は上述のような従来の問題点に鑑み、通信の輻輪
を招いたり、時間的な損失を生ずることなく、確実にシ
ステム全体の安定状態を検出することの可能な制御手段
を提供することを目的としている。
を招いたり、時間的な損失を生ずることなく、確実にシ
ステム全体の安定状態を検出することの可能な制御手段
を提供することを目的としている。
[問題点を解決するための手段]
本発明によれば上述の目的は前記特許請求の範囲に記載
のとおり、複数のプロセッサとホストプロセッサとから
成り、該ホストプロセッサと各プロセッサとの間にそれ
らの間で情報の伝達を行なう通信系を有すると共に、各
プロセッサがそれぞれ隣接するプロセッサとの間に通信
系を有していてバッファメモリを介して情報を授受する
ごとく構成されたシステムにおいて、各プロセッサにそ
れぞれ自己の状態を表示する状態情報を保持する手段を
設けると共に、ホストプロセッサが全プロセッサの状態
情報をその論理和あるいは論理積として検知する手段を
設け、各プロセッサはタスクディスパッチ時に自己の状
態情報を“不安定″として表示し、一方、総てのタスク
が停止していて、隣接するプロセッサとの通信系が停止
状態であるか受信開始状態であるとき状態情報を“安定
”として表示し、ホストプロセッサは全プロセッサの状
態情報が′“安定″を表示していて、かつ、ホストプロ
セッサと各プロセッサとの間の通信系が停止状態である
ときシステム全体が安定状態であると判断することを特
徴とする並列システム安定状態検出方式により達成され
る。
のとおり、複数のプロセッサとホストプロセッサとから
成り、該ホストプロセッサと各プロセッサとの間にそれ
らの間で情報の伝達を行なう通信系を有すると共に、各
プロセッサがそれぞれ隣接するプロセッサとの間に通信
系を有していてバッファメモリを介して情報を授受する
ごとく構成されたシステムにおいて、各プロセッサにそ
れぞれ自己の状態を表示する状態情報を保持する手段を
設けると共に、ホストプロセッサが全プロセッサの状態
情報をその論理和あるいは論理積として検知する手段を
設け、各プロセッサはタスクディスパッチ時に自己の状
態情報を“不安定″として表示し、一方、総てのタスク
が停止していて、隣接するプロセッサとの通信系が停止
状態であるか受信開始状態であるとき状態情報を“安定
”として表示し、ホストプロセッサは全プロセッサの状
態情報が′“安定″を表示していて、かつ、ホストプロ
セッサと各プロセッサとの間の通信系が停止状態である
ときシステム全体が安定状態であると判断することを特
徴とする並列システム安定状態検出方式により達成され
る。
[実施例]
第1図は本発明の1実施例のブロック図であって、1は
ホスト、2はワイアードステータスレジスタ、3はステ
ータスバス、4はコマンドバス、5はセル、6は通信路
、7は通信用バッファ、8はステータスレジスタ、9は
通信用バラ−ツー ファステータスレジスタを表している。
ホスト、2はワイアードステータスレジスタ、3はステ
ータスバス、4はコマンドバス、5はセル、6は通信路
、7は通信用バッファ、8はステータスレジスタ、9は
通信用バラ−ツー ファステータスレジスタを表している。
第1図において、ホスト1と総てのセル5は共通のコマ
ンドバス4で接続されていてホストとセル間の通信は該
コマンドバス4を用いて行なわれる。
ンドバス4で接続されていてホストとセル間の通信は該
コマンドバス4を用いて行なわれる。
各セル5は2次元格子接続されていて、隣接する4セル
との間はコマンドバス4とは別の独立した通信路6を持
っており、通信用バッファ7を経由して隣接セルとの通
信を行なう。
との間はコマンドバス4とは別の独立した通信路6を持
っており、通信用バッファ7を経由して隣接セルとの通
信を行なう。
各セルごとに自己の状態を表示するステータスレジスタ
8が設けられていて、各セルごとに自己の状態を格納す
る。
8が設けられていて、各セルごとに自己の状態を格納す
る。
全セルのそれぞれのステータスレジスタ8の出力はワイ
アードによってその論理和がとられ、これがホスト1の
ワイアードステータスレジスタ2に接続されている。ホ
スト1は該ワイアードステータスレジスタ2を読み出す
ことにより、総てのセルが“安定”を表示しているか否
かを知ることができる。
アードによってその論理和がとられ、これがホスト1の
ワイアードステータスレジスタ2に接続されている。ホ
スト1は該ワイアードステータスレジスタ2を読み出す
ことにより、総てのセルが“安定”を表示しているか否
かを知ることができる。
各セルのステータスレジスタ8は「コマンド二B=
バスから送られてきたデータの受信を開始したか否か」
を表示するビットと、「安定状態」を表示するビットを
持っている。
を表示するビットと、「安定状態」を表示するビットを
持っている。
各−t=ルの通信用バッファステータスレジスタ9は該
セルに隣接する4方向のセルとの間のそれぞれの通信用
バッファ7についての状態(データが満杯であるか否か
)を表示するビットを持っている。
セルに隣接する4方向のセルとの間のそれぞれの通信用
バッファ7についての状態(データが満杯であるか否か
)を表示するビットを持っている。
以上説明した第1図に示す実施例のシステムにおいては
第2図に示すような制御によって、システムの“安定状
態″を検出する。
第2図に示すような制御によって、システムの“安定状
態″を検出する。
すなわち第2図は本発明の1実施例における安定状態検
出の制御を示す流れ図であって、(a)はホストにおけ
るシステムの安定状態の検出処理を、(b)はセルにお
けるタスクディスパッチの処理を、(c)はナルタスク
(Hull Ta5k)の処理を示している。
出の制御を示す流れ図であって、(a)はホストにおけ
るシステムの安定状態の検出処理を、(b)はセルにお
けるタスクディスパッチの処理を、(c)はナルタスク
(Hull Ta5k)の処理を示している。
第2図(、)において、*印を付した送信終了とは総て
のセルにおいて受信が開始された状態であって、ここで
、送信終了か否かを判断するのはホストからデータを総
てのセルに送信したとき、それについての受信が開始さ
れるまでの時間的空白帯にこれを誤って“安定状態″と
して認識することを避けるためである。
のセルにおいて受信が開始された状態であって、ここで
、送信終了か否かを判断するのはホストからデータを総
てのセルに送信したとき、それについての受信が開始さ
れるまでの時間的空白帯にこれを誤って“安定状態″と
して認識することを避けるためである。
第2図(b)において、次に切り換えるタスクがナルタ
スクであるとき命令ポインタ(IP)を初期セットして
いるのは、ナルタスクの中断後の再起動においては、安
定状態のチェック処理を最初から行なわないと誤動作す
る恐れがあるからである。
スクであるとき命令ポインタ(IP)を初期セットして
いるのは、ナルタスクの中断後の再起動においては、安
定状態のチェック処理を最初から行なわないと誤動作す
る恐れがあるからである。
第3図は本発明の1実施例の安定状態検出に係るホスト
と各セルとの関係の例を示す状態図であり、セルAから
セルCに対してデータが転送される場合を示すもので1
0〜12はそれぞれのセルにおける処理とスタータスレ
ジスタの表示との関係を表しており、13はホストにお
けるワイアードスタータスレジスタの表示と安定状態の
検出の状態を、また、14.15は通信用バッファの状
態を表しており、14.15においては、該バッファが
満杯であることを斜線を施すことにより表示している。
と各セルとの関係の例を示す状態図であり、セルAから
セルCに対してデータが転送される場合を示すもので1
0〜12はそれぞれのセルにおける処理とスタータスレ
ジスタの表示との関係を表しており、13はホストにお
けるワイアードスタータスレジスタの表示と安定状態の
検出の状態を、また、14.15は通信用バッファの状
態を表しており、14.15においては、該バッファが
満杯であることを斜線を施すことにより表示している。
[発明の効果]
以上説明したように本発明の方式によれば、多数のプロ
セッサとホストプロセッサからなる並列システムにおい
て、バス上の通信の輻輪を生じたり、送信側のプロセッ
サにおける待ち合わせなどの時間的損失を生ずることな
く、システム全体の安定状態を確実に検出することがで
きる利点がある。
セッサとホストプロセッサからなる並列システムにおい
て、バス上の通信の輻輪を生じたり、送信側のプロセッ
サにおける待ち合わせなどの時間的損失を生ずることな
く、システム全体の安定状態を確実に検出することがで
きる利点がある。
第1図は本発明の1実施例のブロック図、第2図は本発
明の1実施例における安定状態検出の制御を示す流れ図
、第3図は本発明の1実施例の安定状態検出に係るホス
トと各セルとの関係の例を示す状態図、第4図は並列シ
ステムの構成の例を示す図、第5図はセル間の通信につ
いて説明する図である。 1・・・・・・ホスト、2・・・・・・ワイアードステ
ータスレジスタ、3・・・・・・ステータスバス、4・
・・・・・コマンドバス、5・・・・・・セル、6・・
・・・・通信路、7・・・・・・通信用バッファ、8・
・・・・・ステータスレジスタ、9・・・・・・通信用
バッファステータスレジスタ、10〜12・・・・・・
セルにおける処理とスタータスレジスタの表示との関係
、13・・・・・・ホストにおけるワイアードスタータ
スレジスタの表示と安定状態の検出の状態、14.15
・・・・・・通信用バッファの状態 ゛ 二12− を 虞 所 考 痙 讐 カー 蚤
明の1実施例における安定状態検出の制御を示す流れ図
、第3図は本発明の1実施例の安定状態検出に係るホス
トと各セルとの関係の例を示す状態図、第4図は並列シ
ステムの構成の例を示す図、第5図はセル間の通信につ
いて説明する図である。 1・・・・・・ホスト、2・・・・・・ワイアードステ
ータスレジスタ、3・・・・・・ステータスバス、4・
・・・・・コマンドバス、5・・・・・・セル、6・・
・・・・通信路、7・・・・・・通信用バッファ、8・
・・・・・ステータスレジスタ、9・・・・・・通信用
バッファステータスレジスタ、10〜12・・・・・・
セルにおける処理とスタータスレジスタの表示との関係
、13・・・・・・ホストにおけるワイアードスタータ
スレジスタの表示と安定状態の検出の状態、14.15
・・・・・・通信用バッファの状態 ゛ 二12− を 虞 所 考 痙 讐 カー 蚤
Claims (1)
- 【特許請求の範囲】 複数のプロセッサとホストプロセッサとから成り、該ホ
ストプロセッサと各プロセッサとの間にそれらの間で情
報の伝達を行なう通信系を有すると共に、各プロセッサ
がそれぞれ隣接するプロセッサとの間に通信系を有して
いてバッファメモリを介して情報を授受するごとく構成
されたシステムにおいて、 各プロセッサにそれぞれ自己の状態を表示する状態情報
を保持する手段を設けると共に、ホストプロセッサが全
プロセッサの状態情報をその論理和あるいは論理積とし
て検知する手段を設け、 各プロセッサはタスクディスパッチ時に自己の状態情報
を“不安定”として表示し、一方、総てのタスクが停止
していて、隣接するプロセッサとの通信系が停止状態で
あるか受信開始状態であるとき状態情報を“安定”とし
て表示し、ホストプロセッサは全プロセッサの状態情報
が“安定”を表示していて、かつ、ホストプロセッサと
各プロセッサとの間の通信系が停止状態であるときシス
テム全体が安定状態であると判断することを特徴とする
並列システム安定状態検出方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61142524A JPS62298867A (ja) | 1986-06-18 | 1986-06-18 | 並列システム安定状態検出方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61142524A JPS62298867A (ja) | 1986-06-18 | 1986-06-18 | 並列システム安定状態検出方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62298867A true JPS62298867A (ja) | 1987-12-25 |
Family
ID=15317359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61142524A Pending JPS62298867A (ja) | 1986-06-18 | 1986-06-18 | 並列システム安定状態検出方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62298867A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08241288A (ja) * | 1994-09-06 | 1996-09-17 | Sgs Thomson Microelectron Sa | 多重タスク処理システムおよび画像処理システム |
-
1986
- 1986-06-18 JP JP61142524A patent/JPS62298867A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08241288A (ja) * | 1994-09-06 | 1996-09-17 | Sgs Thomson Microelectron Sa | 多重タスク処理システムおよび画像処理システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0194462B1 (en) | System bus means for inter-processor communication | |
US4322793A (en) | Communication controller transparently integrated into a host CPU | |
JPS62298867A (ja) | 並列システム安定状態検出方式 | |
JPS63228856A (ja) | 通信制御装置 | |
JPS59195728A (ja) | デ−タ処理装置 | |
JP2735246B2 (ja) | テストアンドセット方式 | |
JPH03246743A (ja) | プロセッサ間通信方式 | |
JPS63228855A (ja) | 通信制御装置 | |
JP2883091B2 (ja) | マルチプロセッサーシステム | |
JPH04302346A (ja) | マルチプロセッサシステム | |
JP2663417B2 (ja) | 記憶回路 | |
JPS6113845A (ja) | 通信制御装置 | |
JPS61262876A (ja) | マルチプロセツサシステム | |
US20150234739A1 (en) | System, memory device and method | |
JPH0327945B2 (ja) | ||
JPH0310971B2 (ja) | ||
JPS61138357A (ja) | プロセツサ間の情報転送方式 | |
JPH0255817B2 (ja) | ||
JPS63187943A (ja) | 通信制御装置 | |
JPS63204456A (ja) | バス制御装置 | |
JPS63206850A (ja) | デ−タ処理方式 | |
JPS6245575B2 (ja) | ||
JPS6394362A (ja) | バス結合装置 | |
JPH04276851A (ja) | 並列演算装置 | |
JPS63276156A (ja) | デ−タ転送方式 |