JPS63276156A - デ−タ転送方式 - Google Patents
デ−タ転送方式Info
- Publication number
- JPS63276156A JPS63276156A JP62148657A JP14865787A JPS63276156A JP S63276156 A JPS63276156 A JP S63276156A JP 62148657 A JP62148657 A JP 62148657A JP 14865787 A JP14865787 A JP 14865787A JP S63276156 A JPS63276156 A JP S63276156A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- host computer
- memory
- cpu
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012546 transfer Methods 0.000 title claims abstract description 21
- 238000012545 processing Methods 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 description 9
- 238000004891 communication Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000033772 system development Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ホストコンピュータの記憶装置へのデータ転
送方式に関する。
送方式に関する。
従来より、コンピュータとコンピュータ、又はコンピュ
ータと端末装置を通信回線で結んだデータ通信システム
においては、通信回線の障害やコンピュータ内のバグな
どによって障害データが発生することがある。このよう
な障害データの記録や解析またはデータ通信システムの
監視のために、通信回線を含むデータ伝送路をモニタす
るモニタ装置が用いられる。
ータと端末装置を通信回線で結んだデータ通信システム
においては、通信回線の障害やコンピュータ内のバグな
どによって障害データが発生することがある。このよう
な障害データの記録や解析またはデータ通信システムの
監視のために、通信回線を含むデータ伝送路をモニタす
るモニタ装置が用いられる。
モニタ装置は、データ伝送路を伝送されるデータを取り
込み、これを各種の形式で表示し、解析を行うといった
機能が必要であるが、本出願人はこれらの機能を容品に
実現できるモニタ装置を先に特願昭６２−１１１２７９
号として堤案じた。このモニタ装置においては、データ
伝送路から取り込んだデータをホストコンピュータの記
憶装置に転送する必要がある。そのデータ転送を行うに
あたり、ホストコンピュータとの間でＤＭＡリクエスト
信号（ＤＲＥＱ）及びＤＭＡアクルッジ信号（ＤＡＣＫ
）を使用することが考えられる。しかしこれによると、
ホストコンビニーりの記憶装置のアドレス指定を外部か
ら行えないという問題がある。
込み、これを各種の形式で表示し、解析を行うといった
機能が必要であるが、本出願人はこれらの機能を容品に
実現できるモニタ装置を先に特願昭６２−１１１２７９
号として堤案じた。このモニタ装置においては、データ
伝送路から取り込んだデータをホストコンピュータの記
憶装置に転送する必要がある。そのデータ転送を行うに
あたり、ホストコンピュータとの間でＤＭＡリクエスト
信号（ＤＲＥＱ）及びＤＭＡアクルッジ信号（ＤＡＣＫ
）を使用することが考えられる。しかしこれによると、
ホストコンビニーりの記憶装置のアドレス指定を外部か
ら行えないという問題がある。
〔問題点を解決するための技術的手段〕本発明は、ホス
トコンピュータの記憶装置のアドレス指定を外部から容
易に行うことができ、筒車な回路構成によりホストコン
ピュータの記憶装置へのデータ転送を容易に行うことを
目的としたもので、その技術的手段は、中央処理装置と
該中央処理装置により制御される記憶装置とを有したホ
ストコンピュータへのデータ転送方式であって、（ａ）
前記中央処理装置に対してホールド要求信号を送信し、
（ｂ）前記中央処理装置からのホールド受付信号を受信
した後に、前記記憶装置のリフレッシュが行われていな
いタイミングで前記記憶装置への１回のデータ転送を行
い、（Ｃ）その後前記ホールド要求信号を停止し、（ｄ
）上記（ａ）〜（ｃ）を繰り返すことを特徴とする。
トコンピュータの記憶装置のアドレス指定を外部から容
易に行うことができ、筒車な回路構成によりホストコン
ピュータの記憶装置へのデータ転送を容易に行うことを
目的としたもので、その技術的手段は、中央処理装置と
該中央処理装置により制御される記憶装置とを有したホ
ストコンピュータへのデータ転送方式であって、（ａ）
前記中央処理装置に対してホールド要求信号を送信し、
（ｂ）前記中央処理装置からのホールド受付信号を受信
した後に、前記記憶装置のリフレッシュが行われていな
いタイミングで前記記憶装置への１回のデータ転送を行
い、（Ｃ）その後前記ホールド要求信号を停止し、（ｄ
）上記（ａ）〜（ｃ）を繰り返すことを特徴とする。
中央処理装置に対してホールド要求信号を送信すると、
中央処理装置はホールド状態となってバスを開放しホー
ルド受付信号を出力する。このホールド受付信号を受信
した後、記憶装置への１回のデータ転送を行う、その後
、ホールド要求信号を停止すると、中央処理装置はホー
ルド受付信号を停止するとともに通常の仕事を再開する
。これらが繰り返される。
中央処理装置はホールド状態となってバスを開放しホー
ルド受付信号を出力する。このホールド受付信号を受信
した後、記憶装置への１回のデータ転送を行う、その後
、ホールド要求信号を停止すると、中央処理装置はホー
ルド受付信号を停止するとともに通常の仕事を再開する
。これらが繰り返される。
以下、本発明を、データ伝送路のモニタ装置に適用した
実施例について説明する。
実施例について説明する。
第５図はデータ通信システムを示し、コンピュータ１と
端末装置４との間で、伝送路５，７、通信回線６及びモ
デム２．３を介してデータ伝送が行なわれる。各モニタ
装置１０．１２は、それぞれ伝送路５．７に接続された
丁字形のコネクタ８，９により分岐して伝送路５．７上
の伝送データが入力されるとともに、それぞれホストコ
ンピュータ１１．１３のバスに接続されている。ホスト
コンピュータ１１は、中央処理装置１１ｂと中央処理装
置１１ｂにより制御される記憶装置１１ａとを有してお
り、例えばディスクオペレーティングシステムを備えた
所謂パーソナルコンピュータ又はミニコンピユータなど
である。
端末装置４との間で、伝送路５，７、通信回線６及びモ
デム２．３を介してデータ伝送が行なわれる。各モニタ
装置１０．１２は、それぞれ伝送路５．７に接続された
丁字形のコネクタ８，９により分岐して伝送路５．７上
の伝送データが入力されるとともに、それぞれホストコ
ンピュータ１１．１３のバスに接続されている。ホスト
コンピュータ１１は、中央処理装置１１ｂと中央処理装
置１１ｂにより制御される記憶装置１１ａとを有してお
り、例えばディスクオペレーティングシステムを備えた
所謂パーソナルコンピュータ又はミニコンピユータなど
である。
第４図はモニタ装置１０のブロック図を示す、同図にお
いて、入力インターフェース部２１．２２は、例えばＲ
３−２３２Ｃ規格のインターフェースを有しており、バ
ッファ２３．２４を介してシリアルｌ、−〇ポート２５
に入力されている。これら２個の入力インターフェース
部２１．２２の内の一方のみが上述のコネクタ８に接続
されている。シリアルＩＯポート２５は、バス３４を介
してＣＰＵ２７に接続されるとともに、ＣＰＵ２７から
ボーレート設定用のクロック信号ＴＯＵＴが入力される
。
いて、入力インターフェース部２１．２２は、例えばＲ
３−２３２Ｃ規格のインターフェースを有しており、バ
ッファ２３．２４を介してシリアルｌ、−〇ポート２５
に入力されている。これら２個の入力インターフェース
部２１．２２の内の一方のみが上述のコネクタ８に接続
されている。シリアルＩＯポート２５は、バス３４を介
してＣＰＵ２７に接続されるとともに、ＣＰＵ２７から
ボーレート設定用のクロック信号ＴＯＵＴが入力される
。
バス３４には、ステータス監視用のパラレルＩＯポート
２６、ＲＯＭ２８、ＲＡＭ２９、バスコントロール部３
０が接続されており、ＲＯＭ２８は、バスコントロール
部３０により制御されるスイッチング回路３３によって
バス３４と切り離し可能となっている。
２６、ＲＯＭ２８、ＲＡＭ２９、バスコントロール部３
０が接続されており、ＲＯＭ２８は、バスコントロール
部３０により制御されるスイッチング回路３３によって
バス３４と切り離し可能となっている。
バスコントロール部３０は、ホストコンピュータ１１の
データバス及びアドレスバスを含むバス３５に接続され
ており、シリアルＩＯボート２５から入力されたデータ
はバスコントロール部３０によってホストコンピュータ
１１の記憶装置１１ａ内にＤＭＡ （ダイレクトメモリ
ーアクセス）転送される。
データバス及びアドレスバスを含むバス３５に接続され
ており、シリアルＩＯボート２５から入力されたデータ
はバスコントロール部３０によってホストコンピュータ
１１の記憶装置１１ａ内にＤＭＡ （ダイレクトメモリ
ーアクセス）転送される。
第６図はホストコンピュータ１１及びモニタ装置１０の
メモリマツプを示している０図において、ホストコンピ
ュータ１１の記憶装置１１ａは、アドレス０００００
Ｈ番地からＦＦＦＦＦ Ｈ番地まで１メガバイト有り、
ホストコンピュータ１１により１６進の最上位桁を設定
されて指定された６４キロバイトについては、モニタ装
置１０との共有メモリエリア４１として使用される。な
お、モニタ装置１０の使用可能なメモリエリアは、ＲＯ
Ｍ２８、ＲＡＭ２９及び共有メモリエリア４１であるが
、ＲＯＭ２８は、ホストコンピュータ１１からの設定に
よってスイッチング回路３３により切り離すことが可能
であり、その場合にはＲＡＭ２９の物理アドレスの１０
０００ Ｈ番地からリセットスタートをさせることがで
きる。
メモリマツプを示している０図において、ホストコンピ
ュータ１１の記憶装置１１ａは、アドレス０００００
Ｈ番地からＦＦＦＦＦ Ｈ番地まで１メガバイト有り、
ホストコンピュータ１１により１６進の最上位桁を設定
されて指定された６４キロバイトについては、モニタ装
置１０との共有メモリエリア４１として使用される。な
お、モニタ装置１０の使用可能なメモリエリアは、ＲＯ
Ｍ２８、ＲＡＭ２９及び共有メモリエリア４１であるが
、ＲＯＭ２８は、ホストコンピュータ１１からの設定に
よってスイッチング回路３３により切り離すことが可能
であり、その場合にはＲＡＭ２９の物理アドレスの１０
０００ Ｈ番地からリセットスタートをさせることがで
きる。
さて、第１図はバスコントロール部３０の回路図、第２
図及び第３図はバスコントロール部３０の動作状態を示
すタイミングチャートである。
図及び第３図はバスコントロール部３０の動作状態を示
すタイミングチャートである。
これらの図において、５１．５２はフリップフロ。
プ、５３，５４．５５はカウンタ、５６〜５９はバッフ
ァゲートであり、モニタ装置１０からホストコンピュー
タ１１へＤＭＡ転送を行うときは、ＣＰＵ２７の指令に
基づいてアドレスデコードされたＣＢ信号Ｓ１がアクテ
ィブになり、続いてＭＲＥＱ信号Ｓ２がアクティブにな
る。これと同時にプリップフロップ５１．５２が作動し
、ＣＰＵ２７に対してＷＡＩＴ信号Ｓ３を送ってウェイ
トをかけ、ホストコンピュータ１１の記憶装置１１ｂに
対してホールドを要求するＨＲＱ信号Ｓ４を出力する。
ァゲートであり、モニタ装置１０からホストコンピュー
タ１１へＤＭＡ転送を行うときは、ＣＰＵ２７の指令に
基づいてアドレスデコードされたＣＢ信号Ｓ１がアクテ
ィブになり、続いてＭＲＥＱ信号Ｓ２がアクティブにな
る。これと同時にプリップフロップ５１．５２が作動し
、ＣＰＵ２７に対してＷＡＩＴ信号Ｓ３を送ってウェイ
トをかけ、ホストコンピュータ１１の記憶装置１１ｂに
対してホールドを要求するＨＲＱ信号Ｓ４を出力する。
次に、ホストコンピュータ１１からその中央処理装置１
１ｂがホールド状態になったことを示すＨＬＤＡ信号Ｓ
５が出力される。ＨＬＤＡ信号Ｓ５がアクティブ中は、
ホストコンピュータ１１の中央処理装置１１ｂはバス３
５をハイインピーダンスにして解放するとともに、中央
処理装置１１ｂ自体はウェイト状態となって仕事を一時
中断する。ところが、ホストコンピュータ１１の記憶装
置１１ ａのリフレッシュサイクル中は、ＨＬＤＡ信号
Ｓ５はインアクティブになるので、この間はモニタ装置
１０がらのＤＭＡ転送はできない、したがってこの期間
を避けるために、カウンタ５３，５４によってＨＬＤＡ
信号Ｓ５が２回立ち下がるのをカウントし、リフレッシ
ュサイクルが終了するの待ってパンファゲート５７〜５
９を開く。
１ｂがホールド状態になったことを示すＨＬＤＡ信号Ｓ
５が出力される。ＨＬＤＡ信号Ｓ５がアクティブ中は、
ホストコンピュータ１１の中央処理装置１１ｂはバス３
５をハイインピーダンスにして解放するとともに、中央
処理装置１１ｂ自体はウェイト状態となって仕事を一時
中断する。ところが、ホストコンピュータ１１の記憶装
置１１ ａのリフレッシュサイクル中は、ＨＬＤＡ信号
Ｓ５はインアクティブになるので、この間はモニタ装置
１０がらのＤＭＡ転送はできない、したがってこの期間
を避けるために、カウンタ５３，５４によってＨＬＤＡ
信号Ｓ５が２回立ち下がるのをカウントし、リフレッシ
ュサイクルが終了するの待ってパンファゲート５７〜５
９を開く。
バッファゲート５７〜５９が開いた後、バス３４．３５
が安定するのを待つためにカウンタ５５によってシステ
ムクロックＳ６を４回カウントし、その後フリップフロ
ップ５１をリセットし、これによってＷＡＩＴ信号Ｓ３
を解除して１回（１バイト）のメモリアクセスを実行す
る。
が安定するのを待つためにカウンタ５５によってシステ
ムクロックＳ６を４回カウントし、その後フリップフロ
ップ５１をリセットし、これによってＷＡＩＴ信号Ｓ３
を解除して１回（１バイト）のメモリアクセスを実行す
る。
次に、ＣＢ信号Ｓ１がインアクティブになり、フリップ
フロップ５２かリセットされＩＲＱ信号Ｓ４が解除され
、これと同時にバッファゲート５７〜５９が閉じ、１回
のＤＭＡ転送が終了する。このサイクルが繰り返される
。
フロップ５２かリセットされＩＲＱ信号Ｓ４が解除され
、これと同時にバッファゲート５７〜５９が閉じ、１回
のＤＭＡ転送が終了する。このサイクルが繰り返される
。
上述の実施例においては、モニタ装置１０によって入力
された伝送路５のデータはホストコンピュータ１１の記
憶装置１１ａ内にＤＭＡ転送され、その後はホストコン
ピュータ１１のデータ処理機能によって表示され、解析
され、またデータや解析結果などがフロッピーディスク
やハードディスクにセーブされる。
された伝送路５のデータはホストコンピュータ１１の記
憶装置１１ａ内にＤＭＡ転送され、その後はホストコン
ピュータ１１のデータ処理機能によって表示され、解析
され、またデータや解析結果などがフロッピーディスク
やハードディスクにセーブされる。
上述の実施例においては、ホストコンピュータ１１の記
憶装置１１ａをモニタ装置１０のＣＰＵ２７が共有メモ
リとして使用でき、ホストコンピュータ１１の記憶装置
１１ａをモニタ装置１０のＣＰＵ２７のメモリ空間の１
部として使用できる。モニタ装置１０からホストコンピ
ュータ１１へのデータのＤＭＡ転送に際して、ホストコ
ンピュータ１１の中央処理装置１１ｂに対してホールド
を要求するＨＲＱ信号Ｓ４、及びホストコンピュータ１
１の中央処理装置１１ｂがホールド状態になったことを
示すＨＬＤＡ信号Ｓ５を使用しているので、Ｕ単な回路
構成でモニタ装置１０のＣＰＵ２７の指定するメモリ空
間に自由にＤＭＡ転送が行える。また、１回のＤＭＡ転
送毎にＩＲＱ信号Ｓ４を解除するので、見かけ上プログ
ラムの同時進行が可能となる。
憶装置１１ａをモニタ装置１０のＣＰＵ２７が共有メモ
リとして使用でき、ホストコンピュータ１１の記憶装置
１１ａをモニタ装置１０のＣＰＵ２７のメモリ空間の１
部として使用できる。モニタ装置１０からホストコンピ
ュータ１１へのデータのＤＭＡ転送に際して、ホストコ
ンピュータ１１の中央処理装置１１ｂに対してホールド
を要求するＨＲＱ信号Ｓ４、及びホストコンピュータ１
１の中央処理装置１１ｂがホールド状態になったことを
示すＨＬＤＡ信号Ｓ５を使用しているので、Ｕ単な回路
構成でモニタ装置１０のＣＰＵ２７の指定するメモリ空
間に自由にＤＭＡ転送が行える。また、１回のＤＭＡ転
送毎にＩＲＱ信号Ｓ４を解除するので、見かけ上プログ
ラムの同時進行が可能となる。
本発明によると、ホストコンピュータの記憶装置のアド
レス指定を外部からが容易に行うことができ、簡単な回
路構成によりホストコンピュータの記憶装置へのデータ
転送を容易に行うことができる。
レス指定を外部からが容易に行うことができ、簡単な回
路構成によりホストコンピュータの記憶装置へのデータ
転送を容易に行うことができる。
また、１回のデータ転送毎にホールド要求信号が解除さ
れるので、ホストコンピュータの中央処理装置は見かけ
上プログラムの同時進行が可能となる。
れるので、ホストコンピュータの中央処理装置は見かけ
上プログラムの同時進行が可能となる。
図面は本発明の実施例を示し、第１図はモニタ装置のバ
スコントロール部の回路図、第２図及び第３図はバスコ
ントロール部によるデータ転送の動作状態を示すタイミ
ングチャート、第４図はモニタ装置のブロック図、第５
図はデータ通信システムの概要を示すブロック図、第６
図はホストコンピュータ及びモニタ装置のメモリマツプ
を示す図である。 １０・・・モニタ装置、１１・・・ホストコンピュータ
、１１ａ・・・記憶装置、ｌｌｂ・・・中央処理装置、
２７・・・ＣＰＵ、２８・・・ＲＯＭ、２９・・・ＲＡ
Ｍ、３０・・・バスコントロール部、３５・・・バス、
Ｓ４・・・ＨＲＱ信号（ホールド要求信号）、Ｓ５・・
・ＨＬＤＡ信号（ボールド受付信号）。 出願人 日本システム開発株式会社 代理人 弁理士 久 保 幸 誰 第２ 閏 第４図 １ｂ 第５図 第６図
スコントロール部の回路図、第２図及び第３図はバスコ
ントロール部によるデータ転送の動作状態を示すタイミ
ングチャート、第４図はモニタ装置のブロック図、第５
図はデータ通信システムの概要を示すブロック図、第６
図はホストコンピュータ及びモニタ装置のメモリマツプ
を示す図である。 １０・・・モニタ装置、１１・・・ホストコンピュータ
、１１ａ・・・記憶装置、ｌｌｂ・・・中央処理装置、
２７・・・ＣＰＵ、２８・・・ＲＯＭ、２９・・・ＲＡ
Ｍ、３０・・・バスコントロール部、３５・・・バス、
Ｓ４・・・ＨＲＱ信号（ホールド要求信号）、Ｓ５・・
・ＨＬＤＡ信号（ボールド受付信号）。 出願人 日本システム開発株式会社 代理人 弁理士 久 保 幸 誰 第２ 閏 第４図 １ｂ 第５図 第６図
Claims (1)
- 【特許請求の範囲】 中央処理装置と該中央処理装置により制御される記憶装
置とを有したホストコンピュータへのデータ転送方式で
あって、 （ａ）前記中央処理装置に対してホールド要求信号を送
信し、 （ｂ）前記中央処理装置からのホールド受付信号を受信
した後に、前記記憶装置のリフレッシュが行われていな
いタイミングで前記記憶装置への１回のデータ転送を行
い、 （ｃ）その後前記ホールド要求信号を停止し、（ｄ）上
記（ａ）〜（ｃ）を繰り返す ことを特徴とするデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62148657A JPS63276156A (ja) | 1987-06-15 | 1987-06-15 | デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62148657A JPS63276156A (ja) | 1987-06-15 | 1987-06-15 | デ−タ転送方式 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62111279A Division JPS63275246A (ja) | 1987-05-06 | 1987-05-06 | デ−タ伝送路のモニタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63276156A true JPS63276156A (ja) | 1988-11-14 |
Family
ID=15457708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62148657A Pending JPS63276156A (ja) | 1987-06-15 | 1987-06-15 | デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63276156A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61183764A (ja) * | 1985-02-12 | 1986-08-16 | Hitachi Ltd | ダイレクトメモリアクセス制御方式 |
-
1987
- 1987-06-15 JP JP62148657A patent/JPS63276156A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61183764A (ja) * | 1985-02-12 | 1986-08-16 | Hitachi Ltd | ダイレクトメモリアクセス制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0287301B1 (en) | Input/output system for multiprocessors | |
| US4949246A (en) | Adapter for transmission of data words of different lengths | |
| JPS63276156A (ja) | デ−タ転送方式 | |
| JPS63275246A (ja) | デ−タ伝送路のモニタ装置 | |
| JPH04323755A (ja) | Ｄｍａ装置 | |
| JPS6126706B2 (ja) | ||
| JP2614866B2 (ja) | 自己診断方式 | |
| JPH0114616B2 (ja) | ||
| JPS6055752A (ja) | パケツト処理方式 | |
| JPS58129671A (ja) | システム制御方式 | |
| JPS59221131A (ja) | デ−タ伝送ステ−シヨン | |
| JPS62298867A (ja) | 並列システム安定状態検出方式 | |
| JPS61117654A (ja) | プロセツサ間の情報転送同期方式 | |
| JPS61211757A (ja) | 共通パスモニタ回路 | |
| JPS62254545A (ja) | サイクリツク伝送装置 | |
| JPS61166666A (ja) | 情報処理システム | |
| JP2000172307A (ja) | プロセスデータ収集装置の更新方法 | |
| JPH0350604A (ja) | マルチシーケンス制御装置 | |
| Ellett | VIRTUS: AMULTI-PROCESSOR EVENT SELECTOR USING FASTBUS | |
| JPS59703A (ja) | シ−ケンス制御方式 | |
| JPS63117532A (ja) | ネツトワ−ク監視装置 | |
| JPS59127134A (ja) | デ−タ転送装置 | |
| JPS63206850A (ja) | デ−タ処理方式 | |
| JPS61226867A (ja) | デ−タ転送装置の制御方式 | |
| JPS6315353A (ja) | デ−タ転送回路 |