JPS62294288A - 演奏デ−タ記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の詳細な説明 ［産業上の利用分野コ この発明は、電子楽器等の演奏を記録／再生するための
装置に関し、特に演奏データメモリの記憶余裕を表示す
る表示部の改良に関するものである。

［発明の概要コ この発明は、演奏データメモリの記憶余裕が少なくなっ
たことを検知して表示器で表示すると共に該記憶余裕が
さらに少なくなくなったことを検知して同表示器で表示
することにより記録停止間際における演奏入力操作をス
ムーズに行なえるようにしたものである。

［従来の技術］ 従来、電子楽器の演奏を記録／再生する自動演奏装置に
あっては、演奏データメモリの記憶余裕が少なくなると
、その旨を発光素子等の表示器で表示することが提案さ
れている。

［発明が解決しようとする問題点コ 上記した従来技術によると、記憶余裕が少なくなった旨
表示されるので、この表示を見てからは例えばくりかえ
し部は省略するなどして必要性の高い演奏データをメモ
リに記憶させるべく入力操作を行なうことができる。

しかしながら、入力操作者（又は＠奏者）にとっては、
演奏データをどの位入力したら記録停止（書込不能）と
なるのかわからないので、入力操作（演奏）を続けてい
るうちに突然記録停止となって、所望の演奏データを記
録できないことがあった。また、記録停止を警戒するあ
まり、早めに入力操作を止めることもあった。

［問題点を解決するための手段］ この発明の目的は、上記のような記録停止間際における
入力操作をスムーズに行なえるようにすることにある。

この発明による演奏データ記録装置は、演奏データメモ
リと、入力手段と、書込手段と、第１及び第２の検知手
段と、表示器と、表示制御手段とをそなえたものである
。

入力手段は、演奏データを入力するもので、鍵盤等を用
いて構成される。この入力手段は、後述する実施例のよ
うにリアルタイムで入力するものに限らず１例えばタイ
ミングを設定しでは音高データ等を入力するようなステ
ップ入力形式のものでもよい。

書込手段は、入力された演奏データを演奏データメモリ
に書込むためのものである。

第１の検知手段は、演奏データメモリの記憶余裕が少な
くなった第１の書込可能状態にあることを検知するもの
であり、第２の検知手段は、該記憶余裕がさらに少なく
なった第２の記憶可能状態にあることを検知するもので
ある。

表示制御手段は、第１の検知手段の出力に応じて第１の
記憶可能状態であることを表示器に表示させると共に第
２の検知手段の出力に応じて第２の記憶可能状態である
ことを同表示器に表示させるものである。

［作　用コ この発明の構成によれば、第２の記憶可能状態になる前
に第１の記憶可能状態であることが表示されるので、こ
の表示を見たときから必要性の高い演奏データを入力す
ることができる。そして、第２の記憶可能状態が表示さ
れたときは、第１の記憶可能状態の表示中に入力したデ
ータ量等を考慮してこの後どの位のデータを入力可能か
予測することもできる。従って、入力操作中に記録停止
となって必要なデータを記録できなかったり、早めに入
力操作を止めたりすることが少なくなるものである。

［実施例］ 第１図は、この発明の一実施例による演奏記録／再生装
置をそなえた電子楽器の回路構成を示すもので、この電
子楽器は、各種楽音の発生、演奏記録／再生等がマイク
ロコンピュータによって制御されるようになっている。

回路構成（第１図） マイクロコンピュータ１０において、バス１２には、中
央処理装置（ＣＰＵ）１４、ＲＯＭからなるプログラム
メモリ１Ｂ、ＲＡＭからなるワーキングメモリ】８、イ
ンターフェース２０．ＲＯＭからなる変換テーブルメモ
リ２２、テンポクロック発生器２４等が接続されている
。また、マイクロコンピュータＩＯには、ＲＡＭからな
る演奏データメモリ２６が着脱自在に設けられており、
このメモリ２Ｇもバス１２に接続されている。

ＣＰＵ１４は、プログラムメモリ１６にストアされたプ
ログラムに従って楽音発生、演奏記録／再生等のための
各種処理を実行するもので、これらの処理については第
８図乃至第１２図を参照して後述する。

ワーキングメモリ１８は、ＣＰＵ１４による各種の処理
に際してレジスタ・、ポインタ、フラグ、カウンタ等と
して利用される記憶領域を含んだものである。このメモ
リ１８に含まれるレジスタ類としては、第２図に示すよ
うなアドレスポインタ及び第３図に示すようなインデッ
クスレジスタがあり、この他にも第８図乃至第１２図の
処理に関して後述するようなレジスタ、フラグ、カウン
タ等がある。

第２図において、アドレスポインタＰＮＴは、演奏デー
タメモリ２Ｂの書込アドレス又は読出アドレスを指示す
るためのもので、上位ビット部がブロックナンバＢＮＯ
の記憶部であり、下位ビット部がアドレス値ＡＤＳの記
憶部である。ブロックナンバＢＮＯは、第４図に示すよ
うに演奏データメモリ２６内の記憶ブロックの番号１〜
ｎのいずれかを表わし、アドレス値ＡＤＳは各記憶ブロ
ック内のアドレスＯ〜１０２３のいずれかを表わす。

第３図において、インデックスレジスタＩＮＤＸは、８
ビツトのレジスタであり、上位３ビツトの部分がパート
ナンバＰＮＯの記憶部、下位５ビツトの部分がパート別
ブロックナンバＦＢＮＯの記憶部となっている。バート
ナンバＰＮＯは、１でソロパート、２でＵＫ（上！１ｆ
ｆｉ）パート、３でＬＫ（下！盤）パート、４でコード
パート、５でベースパートをそれぞれ表わし、０でパー
トなしを表わす、また、パート別のブロックナンバＰＢ
ＮＯは、パート毎に記憶ブロックに与えられる通し番号
０〜ｍのいずれかを表わすもので、ｍの値は記憶ブロッ
ク数をｎとすると、ｎ−５をこえることがない、これは
、ｉ４図について後述するように、演奏データメモリ２
６では、ＢＮＯ＝１〜５の記憶ブロックにそれぞれＰＮ
Ｏ＝　１〜５のパートを固定的に割当てているからであ
る。なお、インデックスレジスタＩ　ＮＤＸは、第６図
について後述するようにｎ個の記憶ブロックにそれぞれ
対応してｎ個設けられるものである。

インターフェース２０は、鍵盤回路２日、操作子回路３
０及び楽音形成回路３２と結合したもので、鍵盤回路２
８からの鍵操作情報及び操作子回路３０からの操作子操
作情報に基づいて各種の演奏データを作成するデータ作
成回路を含んでいる。

変換テーブルメモリ２２は、第７図について後述するよ
うにキーオン、キーオフ等のイベント種類を表わすイベ
ント種類データを、このイベント種類データを含む演奏
データのバイト数に対応したバイトコードＢＹＴＣに変
換するためのもので、その変換内容の一例は次の通りで
ある。

バイト数　　　　　ＢＹＴＣ 例えば、ＵＫキーオンに関する演奏データは４バイトで
あるので、ＵＫキーオンを表わすイベント種類データは
メモリ２２によりバイトコード２に変換される。

テンバクロツク発生器２４は、与えられたテンポに対応
した周波数を有するテンポクロック信号ＴＣＬを発生す
るもので、このテンポクロック信号ＴＣＬは第１２図の
テンポ割込みルーチンを開始させるために利用される。

演奏データメモリ２６は、第４図に示すようにＢＮＯ＝
１〜５の５つの記憶ブロックを含む第１のブロック群Ｂ
ＧＩと、ＢＮＯ＝６〜ｎの記憶ブロックを含む第２のブ
ロック群ＢＧ２とをそなえたもので、第１のブロック群
ＢＧＩにあっては、ＢＮＯ＝１〜５の記憶ブロックにそ
れぞれソロバ　−　）　　　（ＳＯＬＯ）　　、　　　
ＵＫ　　パ　−　ト　、　　ＬＫ　　パ　−　ト　、コ
ードパー）　（ＣＷＯＲＤ）、ベースパー）　（ＢＡＳ
Ｓ）が前もって割当てられており、第２のブロック群Ｂ
Ｇ２にあってはいかなる演奏パートも前もって割当てら
れていない。

各記憶ブロックは、記憶容量が１０２４バイトのもので
、０〜１０２３のアドレスを有する。また、ＢＮＯ＝ｎ
の記憶ブロックを除く各記憶ブロックには８バイトのあ
ぶれ域ＯＶＦが設けられている。各あぶれ域ＯＶＦには
、演奏データの書込進行がここまできたときにチェーン
データが書込まれる。

チェーンデータは、第７図について後述するように第２
のブロック群ＢＧ２において次に書込みをなすべき記憶
ブロックの先頭アドレス等を表わすものである。

鍵盤回路２８は、ソロｆｆ１盤、上鍵盤、下鍵盤、足鍵
盤等を含むもので、各＃１盤の各鍵毎に鍵操作情報が検
出されるようになっている。

操作子回路３０は、パネル面に設けられた演奏制御用及
び記録／再生制御用の各種操作子を含むもので、各操作
子毎に操作情報が検出されるようになっている。演奏制
御用の操作子としては、音色、音量、効果等を設定する
ためのスイッチ、ボリュウム等が設けられている。また
、記録／再生制御用の操作子としては、第５図に示すよ
うなスイッチ等が設けられている。

第５図において、４０は記録／再生モードスイッチ、４
２は記録パート選択部、４４は再生パート選択部である
。モードスイッチ４０をオンすると、記Ｑ／男生処理が
可能となり、オフすると同処理が不能となる。

記録パート選択部４２には、ソロ、ＵＫ、ＬＫ、コード
及びベースの各パート毎に記録パート選択スイッチＲＳ
Ｗが設けられると共に、各スイッチＲ５Ｗ毎にその左側
に発光素子（例えば発光ダイオード）ＲＬＥが設けられ
ている。所望の記録パートに対応するスイッチＲ５Ｗを
オンすると、そのパートの記録処理が可能となり且つ対
応する発光素子ＲＬＥが点灯する。点灯した発光素子Ｒ
ＬＥは、対応するスイッチＲＳＷがオフされることによ
り又は演奏データメモリ２８が最終アドレスまで書込ま
れることにより記録停止となるときに消灯される。

各発光素子ＲＬＥは、記録処理中において演奏データメ
モリ２Ｂの記憶余裕が少なくなったこと及び該記憶余裕
がさらに少なくなったことを表示するための表示器とし
ても利用されるが、この表示器を別に設けることも可能
である。

再生パート選択部４４には、上記したような各パート毎
に再生パート選択スイッチＰＳＷが設けられると共に、
各スイッチＰＳＷ毎にその右側に発光素子ＰＬＥが設け
られている。

楽音形成回路３２は、インターフェース２０から供給さ
れる演奏データに基づいて楽音信号を形成し、送出する
もので、音色、音量等の楽音特性が操作子回路３０から
の制御情報に応じて制御されるようになっている。

楽音形成回路３２から送出された楽音信号は、出力アン
プ３４を介してスピーカ３６に供給され、音響に変換さ
れる。

記録処理の概要（第６図） 第６図は、ｎ個の記憶ブロックにそれぞれ対応したｎ個
のインデックスレジスタＩ　ＮＤＸを含むインデックス
レジスタ群の内容変化を示すもので、これを参照して記
録処理の概要を述べる。

第６図において、（ａ）は、記録開始前の初期状態を示
すもので、ＢＮＯ＝　１〜５にそれぞれ対応したインデ
ックスレジスタには、便宜上パートナンバＰＮＯ＝　１
．２．３．４．５をそれぞれＳ、Ｕ、Ｌ、Ｃ，Ｂとして
示すと、Ｓｏ、ＵＯ，ＬＯ，ＣＯ，ＢＯがそれぞれセッ
トされている。このことは、ＢＮ○＝１〜５の記憶ブロ
ックにそれぞれソロ、ＵＫ、ＬＫ、コード及びベースの
各パートが割当てられていることを表わす。また、ＢＮ
Ｏ＝６〜ｎに対応したインデックスレジスタでは、いず
れもＰＮＯ＝Ｏで且つＰＢＮＯ＝０であり、このことは
、ＢＮＯ＝、６〜ｎの記憶ブロックが未使用状態である
こと（どのパートも割当てられていないこと）を表わす
。

第６図（ａ）のような状態において、例えばニードパー
トの記録処理を開始すると、ＢＮＯ＝４の記憶ブロック
に演奏データが書込まれる。そして、該記憶ブロックが
ほぼ満杯になると、Ｂ　Ｎ　Ｏ＝６の記憶ブロックに演
奏データが書込まれる。

この後、ＢＮＯ＝６の記憶ブロックがほぼ満杯になる前
にコードパートの記録処理を停止させる。

次に、例えばソロパートの記録処理を開始すると、ＢＮ
Ｏ＝ｆの記憶ブロックに演奏データが書込まれる。そし
て、該記憶ブロックがほぼ満杯になると、ＢＮＯ＝７の
記憶ブロックに演奏データが書込まれ、この記憶ブロッ
クがほぼ満杯になると、ＢＮＯ＝８の記憶ブロックに演
奏データが書込まれる。

この後は、同様にして他のパートの記録処理を行ない、
最後に例えばＵＫバートの記録処理上行なってＢＮＯ＝
ｎ−１の記憶ブロックで記録停止とする。

第６図（ｂ）は、上記のような一連の記録処理の終了時
におけるインデックスレジスタ群の内容を示すもノテ、
Ｂ　Ｎ　Ｏ＝　６．７．８−ｎ　−１にそれぞれ対応し
たレジスタには、Ｃ１、Ｓｌ、Ｓ２・・・Ｕｌのデータ
がそれぞれストアされ、ＢＮＯ＝ｎに対応したレジスタ
はＯＯのままである。

従って、再生処理の際には、上記のようなインデックス
レジスタ群の記憶内容を利用して演奏データメモリ２６
から演奏データを読出すことができる。

各種演奏データのフォーマット（第７図）第７図は、各
種演奏データのフォーマットを示すもので、（ａ）はＵ
Ｋ又はＬＫのキーオンデータ、（ｂ）はＵＫ又はＬＫの
キーオフデータ、（Ｃ）は音色データ、（ｄ）はボリュ
ウムデータ、（ｅ）はスイッチデータ、（ｆ）はチェー
ンデータ、（ｇ）はエンドデータ、（ｂ）は小節線デー
タの各フォーマットを示す、（ａ）〜（ｇ）のデータは
、２〜４バイトのデータで構成され、（ｈ）の小節線デ
ータは、１バイトのデータ（１６進表記でＦＦ）で構成
される。

（ａ）のキーオンデータは、４バイトのデータであり、
１バイト目がタイミングデータ（テンポクロック信号Ｔ
ＣＬの計数値により小節内タイミングを表わすもの）、
２バイト目が上位４ビツトのイベント種類データ（１０
０１）及び下位４ビツトのチャンネルナンバデータ（発
音チャンネルの番号を表わすもの）、３バイト目がキー
コードデータ（音高データ）、４バイト目がグイナミク
スデータ（例えば鍵タッチの強さを示すタッチデータ）
である。

（ｂ）のキーオフデータは、２バイトのデータであり、
１バイト目がタイミングデータ、２バイト目が上位４ビ
ツトのイベント種類データ（１０００）及び下位４ビツ
トのチャンネルナンバデータである。

（ｅ）の音色データは、３バイトのデータであり、１バ
イト目がタイミングデータ、２バイト目が上位４ビツト
のイベント種類データ（１１００）及び下位４ビツトの
データ（値は０）、３バイト目が音色ナンバデータであ
る。

（ｄ）のボリュウムデータは、３バイト目のデータであ
り、１バイト目がタイミングデータ、２ババイト目が上
位４ビツトのイベント種類データ（１１１０）及び下位
４ビツトのデータ（値はＯ）、３バイト目がボリュウム
値を表わすデータである。

（ｅ）のスイッチデータは、３バイトのデータであり、
１バイト目がタイミングデータ、２バイト目が上位４ビ
ツトのイベント種類データ（１１０１）及び下位４ビツ
トのデータ（値はＯ）、３バイト目が上位４ビツトのス
イッチナンバデータ及び下位４ビツトの切換位置データ
である。

（ｆ）のチェーンデータは、３バイトのデータであり、
１バイト目がタイミングデータ、２バイト目がイベント
種類データ（１６進表記でＦＤ）、３バイト目が上位４
ビツトのブロックナンバ（ＢＮＯ）データ及び下位４ビ
ツトのデータ（記憶ブロックの先頭アドレス０を示すも
の）である。

（ｇ）のエンドデータは、３バイトのデータであり、１
バイト目がタイミングデータ、２バイト目がイベント種
類データ（１８進表記でＦＥ）、３バイト目が値０のデ
ータである。

次に、第８図を参照してメインルーチンの処理の流れを
説明する。

まず、ステップ５０では、記録／再生モードスイッチ（
ＳＷ）４０がオンか判定し、オンである（Ｙ）ならばス
テップ５２に移る。ステップ５２では、初期化の処理を
行ない、各種レジスタ等を初期設定する。

次に、ステップ５４では、いずれかの記録ハート選択ス
イッチＲ３Ｗがオンか判定し、オンであればステップ５
６に移る。ステップ５６では、オンされたスイッチＲＳ
Ｗに対応する記録フラグＲ３Ｆが１か判定する。この判
定結果が否定的（Ｎ）であれば、ステップ５８に移り、
対応する記録フラグＲ５Ｆを１にすると共にオンされた
スイッチＲ３Ｗに対応する発光素子Ｒ’ＬＥを点灯させ
る。また、これと同時に他の記録フラグＲＳＦを０にす
る。

そして、ステップ６０に移る。

ステップ８０ではオンされたスイッチＲＳ　Ｗに対応す
る記憶ブロックの先頭アドレスをアドレスポインタＰＮ
Ｔにセットする。例えばソロパートのスイッチＲＳＷが
オンされたときは、ＰＮＴにＢＮＯ＝１及びＡＤＳ＝Ｏ
をセットする。そして、ステップ６２に移る。

ステップ６２では、オンされたスイッチＲ５Ｗに対応す
るパート（選択されたパート）の記録処理を行なう、こ
の記録処理のサブルーチンについては第９図を参照して
後述する。

ステップ５６の判定結果が肯定的（Ｙ）であったときは
、ステップ５日及び６０を経ずにステップ６２に移り、
記録処理のサブルーチンを実行する。

ステップ８２の処理が終わったときは、ステップ５４に
戻り、上記のような処理をくりかえす。

ステップ５４の判定結果が否定的（Ｎ）であったときは
、ステップ８４に移り、いずれかの再生パート選択スイ
ッチＰＳＷがオンか判定する。この判定結果が否定的（
Ｎ）であればステップ５４に戻るが、肯定的（Ｙ）であ
ればステップ６８に移り、オンされたスイッチＰＳＷに
対応するパートの再生処理を行なう。

ステップ５０の判定結果が否定的（Ｎ）であったときは
、ステップ６８に移り、各記録フラグＲ３Ｆ及び各再生
フラグＰＳＦをＯにセットする。そして、ステップ６９
でその他の処理（例えばマニュアル演奏モードの処理等
）を実行する。

記録処　のサブルーチン（第９図） 第９図は、選択されたパートの記録処理のサブルーチン
を示すもので、ステップ７０では、ｓｗａ。

がオンか判定し、オンである（Ｙ）ならばステップ７２
に移る。

ステップ７２では、ＰＮＴにおいてＢＮＯ＝Ｏで且つＡ
　Ｄ　Ｓ　＞　１０２３か（最終アドレスをこえたか）
判定する。この判定結果が否定的（Ｎ）であれば、記憶
余裕がある（書込可能である）ので、ステップ７４に移
る。

ステップ７４では、鍵、操作子、小節等の演奏ベントあ
りか判定し、ない（Ｎ）ならば第８図のルーチンにリタ
ーンする。また、あり（Ｙ）ならば、ステップ７６に移
り、第１０図について後述するようにデータ書込みのサ
ブルーチンを実行する。

そして、ステップ７８に移る。

ステップ７８では、ＡＤ　Ｓ＞　（１０２３−８）か（
あぶれ域ＯＶＦに入ったか）判定する。この判定結果が
否定的（Ｎ）であれば第８図のルーチンにリターンする
が、肯定的（Ｙ）であればステップ８０に移る。ステッ
プ８０では、第１１図について後述するように空ブロッ
クサーチのサブルーチンを実行し、しかる後ステップ８
２に移る。

ステップ８２からステップ９０までの処理は、演奏デー
タの書込進行があぶれ域ＯＶＦまできたのでそこにチェ
ーンデータを書込むための処理である。

ステップ８２では、テンポクロック信号ＴＣＬを計数す
るカウンタＣＬＫのデータをＰＮＴの示すアドレスにタ
イミングデータ（１バイト目のデータ）として書込む、
ＣＬＫは、第１５図について後述するように１小節内で
０〜４７のカウント値をとり、カラントイ直が４８にな
るとＯにリセットされるものである。

次に、ステップ８４でＡＤＳをエアツブしてからステッ
プ８６に移り、ＰＮＴの示すアドレスにイベント種類デ
ータ（１６進表記でＦＤ）を２バイト目のデータとして
書込む。

この後、ステップ８８でＡＤＳを１アツプしてからステ
ップ９０に移り、ＰＮＴの示すアドレスに３バイト目の
データを書込む、すなわち、このアドレスにおいて、上
位ビット部にレジスタＧＥＴＩＤＸからのブロックナン
バＢＮＯを、下位ビット部にＯをそれぞれ書込む、この
場合、レジスタＧＥＴＩＤＸにセットされているブロッ
クナンバＢＮｏは、ステップ８０の処理によりサーチさ
れた空ブロックの番号である。ステップ３０の後は、第
８図ツルーチンにリターンする。

ステップ７０の判定結果が否定的（Ｎ）であったとき又
はステップ７２の判定結果が肯定的（Ｙ）であったとき
は、ステッ、プ８２でＲＳＦを０にすると共にＲＬＥを
消灯してから第８図のルーチンにリターンする。

データ書込みのサブルーチン（第１０図）第１０ｒ１！
Ｊは、データ書込みのサブルーチンを示すもので、ステ
ップ１００では、演奏イベントが小節イベントか判定す
る。この判定結果が否定的（Ｎ）であればステップ１０
２に移る。

ステップ１０２では、ＣＬＫのデータをＰＮＴの示すア
ドレスにタイミングデータ（１バイト目のデータ）とし
て書込む、そして、ステップ１０４でＡＤＳを１アツプ
してからステップ１０Ｂに移る。

ステップ１０Ｅｉでは、イベント種類データをレジスタ
Ｘに書込み、該データを含む２バイト目のデータをＰＮ
Ｔの示すアドレスに書込む、そして、ステップ１０８に
移り、変換テーブルメモリ２２からＸのデータに応じて
発生される出力が０か（演奏データが２バイトか）判定
する。この判定結果が肯定的（Ｙ）であれば第９図のル
ーチンにリターンするが、否定的（Ｎ）であればステッ
プ１１０でＡＤＳを１アツプしてからステップ１１２に
移る。

ステップ１１２では、ＰＮＴの示すアドレスに３バイト
目のデータを書込む、そして、ステップ１１４に移り、
メモリ２２のＸ対応出力が１か（演奏データが３バイト
か）判定する。この判定結果力く肯定的（Ｙ）であれば
第９図のルーチンにリターンするが、否定的（Ｎ）であ
ればステップ１１６でＡＤＳを１アツプしてからステッ
プ１１８に移る。

ステップ１１８では、ＰＮＴの示すアドレスに４バイト
目のデータを書込む、そして、第９図のルーチンにリタ
ーンする。

ステップ１１０の判定結果が肯定的（Ｙ）であったとき
は、ステップ１２０に移り、ＰＮＴの示すアドレスに小
節線データ（１６進表記でＦＦ）を書込む。

ブロックサーチのサブルーチン（第１１図）第１１図は
、空ブロックサーチのサブルーチンを示すもので、ステ
ップ１３０では、使用ブロック数レジスタＵＢＮＲの値
がｎか（ブロー７り数の最大値か）判定する。この判定
結果が肯定的（Ｙ）であれば、空ブロックをサーチする
必要がなし＼ので、第９図のルーチンにリターンする。

また、ステップ１３０の判定結果が否定的（Ｎ）であれ
ばステップ１３２に移る。

ステップ１３２では、記録ノクートに対応するインデッ
クスレジスタＩ　ＮＤＸのデータをレジスタＡに入れる
。そして、ステップ１３４に移り、ＵＢＮＲの値を１ア
ツプする。

次に、ステップ１３６では、ＢＮＯ＝６〜ｎに対応する
Ｉ　ＮＤＸを順次に調べて最初にＰＮＴ＝　０（未使用
）とされたＩＮＤＸに対応するＢＮＯをレジスタＢにセ
ットする。そして、ステップ１３８に移り、Ａの内容に
１を加えたもの（ＦＢＮＯを１アツプしたもの）をＢ内
のブロックナンバに対応するＩ　ＮＤＸに入れる。この
後、ステップ１４０に移る。

ステップ１４０では、レジスタＧＥＴＩ　ＤＸにＢのデ
ータ（空ブロックのブロックナンバ）をセントする。そ
して、ステップ１４２に移り、ＵＢＮＲの値がｎ−２よ
り大か（未使用ブロック数が２以内か）判定する。この
判定結果が否定的（Ｎ）であれば第９図のルーチンにリ
ターンするが、肯定的（Ｙ）であればステップ１４４に
移る。

ステップ１４４では、ＵＢＮＲの値がｎ−１より大か（
未使用ブロック数が１か）判定する。この判定結果が否
定的（Ｎ）であれば、未使用ブロック数が２であったこ
とになり、ステップ１４８に移る。ステップ１４６では
、制御変数にとして１２をセットし、しかる後第９図の
ルーチンにリターンする。なお、制御変数には、第１２
図について後述するように発光素子ＲＬＥの点滅制御に
用いられるものである。

ステップ１４４の判定結果が肯定的（Ｙ）であったとき
は、ステップ１４日でＫを６としてから第９図のルーチ
ンにリターンする。

テンポ割込みルーチン（第１２図） 第１２図は、テンポ割込みルーチンを示すもので、この
ルーチンは、テンポロック信号ＴＣＬの各パルス毎にス
タートする。

まず、ステップ１５０では、カウンタＣＬＫの値を１ア
ツプする。そして、１５２に移り、制御変数Ｋが０か判
定する。この判定結果が肯定的（Ｙ）であれば、未使用
ブロック数が２まで達していないことになり、ステップ
１５４に移る。

ステップ１５４では、ＣＬＫの値が４８か（小節未か）
判定し、４８でない（Ｎ）ならば第８図のルーチンにリ
ターンする。また、ステップ１５４の判定結果が肯定的
（Ｙ）であったときは、ステップ１５６に移り、小節イ
ベント信号を発生する。この結果、第１０図のステップ
１２０による小節線データの書込みが可能となる。この
後、ステップ１５８では、ＣＬＫの１直をＯにすると共
に制御変数ＭをＯにセットし、しかる後第８図のルーチ
ンにリターンする。

ところで、第１１図のステップ１４６又は１４８で制御
変数にとして１２又は６がセットされたときは、ステッ
プ１５２の判定結果が否定的（Ｎ）となり、ステップ１
６０に移る。

ステップＩｎでは、ＣＬＫの値が消灯タイミング値ＯＦ
Ｔと等しいか判定する。ここで、消灯タイミング値ＯＦ
Ｔは、制御変数Ｍ及びＫを用いて次式で表わされる。

０ＦＴ＝　（２Ｍ＋１）Ｋ　　−（１）この（＋）式に
関し、Ｋ＝６の場合のＭとＯＦＴとの対応関係を示すと
、次の通りである。

Ｍ　　　　　　　　　０１２３ ０ＦＴ　　　　　６　　　　１８　　　３０　　　　４
２また、Ｋ＝１２の場合は、次の通りである。

Ｍ　　　　　０１ ０ＦＴ　　　１２　　３Ｂ 従って、ステップ１６０の判定結果が肯定的（Ｙ）とな
るのは、Ｋ＝６の場合は、ＣＬＫ＝６．１８．３０又は
４２のときであり、Ｋ＝１２の場合は、ＣＬ　Ｋ　＝　
１２又は３６のときである。

ステップ１６０の判定結果が肯定的（Ｙ）となったとき
は、ステップ１Ｂ２に移り、発光素子ＲＬＥを消灯する
。そして、ステップ１５４以下の処理を行なう。

ステップ】８０の判定結果が否定的（Ｎ）であったとき
は、ステップ１８４に移り、ＣＬＫＯ値が点灯タイミン
グ値ＯＮＴと等しいか判定する。ここで１点灯タイミン
グ値ＯＮＴは、制御変数Ｍ及びＫを用いて次式で表わさ
れる。

０ＮＴ＝　２　（Ｍ＋　１）Ｋ　　・・・（２）この（
２）式に関し、Ｋ＝６の場合のＭとＯＮＴとの対応関係
を示すと、次の通りである。

Ｍ　　　　　０１２３ ＯＮＴ　　　１２　　２４　　３Ｅｉ　　　４８また、
Ｋ＝１２の場合は、次の通りである。

Ｍ　　　　　０ｆ ＯＮＴ　　　２４　　４Ｂ 従って、ステップ１６４の判定結果が肯定的（Ｙ）とな
るのは、Ｋ＝６の場合は、ＣＬＫ＝１２．２４．３Ｂ又
は４８のときであり、Ｋ＝１２の場合は、ＣＬＫ＝２４
又は４８のときである。

ステップ１８４の判定結果が肯定的（Ｙ）であったとき
は、ステップ１６６に移り、制御変数Ｍを１アツプする
。そして、ステップ１８８に移り１発光素子ＲＬＥを点
灯する。

ステップ１６８の後は、ステップ１５４に移る。また、
ステップ１６４の判定結果が否定的（Ｎ）であったとき
にも、ステップ１５４に移る。

上記したステップ１６０〜１６８の処理によれば、Ｋ；
１２の場合（未使用ブロック数が２の場合）は、ＣＬＫ
の値にして１２から２４の直前まではＲＬＥ消灯、２４
から３６の直前まではＲＬＥ点灯、３６から４８の直前
まではＲＬＥ消灯・・・というように１２クロー２り（
−例として約１秒）間隔で点滅制御が行なわれる。また
、Ｋ＝６の場合（未使用ブロック数１の場合）は、ＣＬ
Ｋの値にして６から１２の直前までは消灯、Ｉ２から１
８の直前までは消灯、１８から２４の直前までは消灯・
・・というように６クロツク（−例として約０．５秒）
間隔で点滅制御が行なわれる。従って、演奏者は、発光
素子が点減し始めてもさらに点滅間隔が小さくなる書込
回旋期間があることを考慮して余裕をもって演奏を行な
うことにより所望の演奏データを確実にメモリに記憶さ
せることができる。

［発明の効果］ 以上のように、この発明によれば、演奏データメモリの
記憶余裕が少なくなっていくのを段階的に表示するよう
にしたので、記憶余裕の減り具合を察知しなからスムー
ズに入力操作を行なうことができ、必要とする演奏デー
タを確実に記録できる効果が得られるものである。

【図面の簡単な説明】

第１図は、この発明の一実施例による演奏記録／再生装
置をそなえた電子楽器の回路構成を示すブロック図、 第２図は、アドレスポインタのＷｒ＆を示す図、第３図
は、インデックレジスタの構成を示す図、 第４図は、演奏データメモリ内の記憶ブロック配置を示
す図、 第５図は、記録／再生関係のスイッチ配置を示す平面図
、 第６図は、インデックスレジスタ群の内容変化を示す図
、 第７図は、各種演奏データのフォーマットを示す図、 第８図は、メインルーチンを示すフローチャート、 第９図は、記録処理のサブルーチンを示すフローチャー
ト、 第１Ｏ図は、データ書込みのサブルーチンを示すフロー
チャート、 第１１図は、空ブロックサーチのサブルーチンを示すフ
ローチャート、 第１２図は、テンポ割込みのサブルーチンを示すフロー
チャートである。 ＩＯ・・・マイクロコンピュータ、１２・・・バス、１
４・・・中央処理装置、１６・・・プログラムメモリ、
１８・・・ワーキングメモリ、２０・・・インターフェ
ース、２２・・・変換テーブルメモリ、２４・・・テン
ポロック発生器、２６・・・演奏データメモリ、２８・
・・鍵盤回路、３０・・・操作子回路、３２・・・楽音
形成回路、４０・・・記録／再生モードスイッチ、４２
・・・記録パート選択部、４４・・・再生パート選択部
、Ｒ５Ｗ・・・記録パート選択スイッチ、ＲＬＥ・・・
発光素子。 出願人　　日本楽器製造株式会社 代理人　　弁理士　伊　沢　敏　昭 第５　図（記録／再生間任のスイッチ配置）ｆ４６１Ｘ
ｌ（１′ンデンクスレジスタ■の内８変化）（ｂ）　　
キーオフ　　　Ｅ門ヨー７讐］］蚕−５逼扉扉覗口（ｈ
）　　十トｖ珪　　　　　　　Ｆ　　　　　　　　Ｆｊ
ｉＴ　図Ｃ８種演奏デークの２オーマント）手続補正書
（自発） 昭和６１年　７月１１日

Claims (1)

1. 【特許請求の範囲】 （ａ）演奏データメモリと、 （ｂ）演奏データを入力する入力手段と、 （ｃ）入力された演奏データを前記演奏データメモリに
   書込む書込手段と、 （ｄ）前記演奏データメモリの記憶余裕が少なくなった
   第１の記憶可能状態であることを検知する第１の検知手
   段と、 （ｅ）前記演奏データメモリの記憶余裕が前記第１の状
   態より一層少なくなった第２の記憶可能状態であること
   を検知する第２の検知手段と、（ｆ）表示器と、 （ｇ）前記第１の検知手段の出力に応じて前記第１の記
   憶可能状態であることを前記表示器に表示させると共に
   前記第２の検知手段の出力に応じて前記第２の記憶可能
   状態であることを前記表示器に表示させる表示制御手段
   と をそなえた演奏データ記録装置。