JPS6228794Y2 - - Google Patents
Info
- Publication number
- JPS6228794Y2 JPS6228794Y2 JP10376081U JP10376081U JPS6228794Y2 JP S6228794 Y2 JPS6228794 Y2 JP S6228794Y2 JP 10376081 U JP10376081 U JP 10376081U JP 10376081 U JP10376081 U JP 10376081U JP S6228794 Y2 JPS6228794 Y2 JP S6228794Y2
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- film resistor
- terminal electrode
- covered
- protective glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000011521 glass Substances 0.000 claims description 15
- 230000001681 protective effect Effects 0.000 claims description 9
- 239000000919 ceramic Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 229910052759 nickel Inorganic materials 0.000 description 6
- 239000010410 layer Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000005524 ceramic coating Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011253 protective coating Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Adjustable Resistors (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Description
【考案の詳細な説明】
本考案は厚膜多層基板に係り、更に詳しくは厚
膜抵抗体の端子電極部に被覆したニツケルまたは
ニツケルと金等のメツキ面と表面の保護用ガラス
との接触面のガラス剥離の欠点を構造的に改良し
た厚膜多層基板に関するものである。
膜抵抗体の端子電極部に被覆したニツケルまたは
ニツケルと金等のメツキ面と表面の保護用ガラス
との接触面のガラス剥離の欠点を構造的に改良し
た厚膜多層基板に関するものである。
従来の厚膜多層基板は第１図の一部分の平面図
Ａとその断面図Ｂに示す如く、メタライズ多層配
線基板１の表面にタングステンまたはモリブデン
の導体にて端子電極部２ａ，２ｂを形成して焼結
后、電極部の導体上にニツケルまたはニツケルと
金とのメツキを施し、その両方端子電極部２ａお
よび２ｂの間の中央部に厚膜抵抗体３を印刷、焼
付けて接合しその上面を保護用のガラス４にて被
覆し構成されたものである。
Ａとその断面図Ｂに示す如く、メタライズ多層配
線基板１の表面にタングステンまたはモリブデン
の導体にて端子電極部２ａ，２ｂを形成して焼結
后、電極部の導体上にニツケルまたはニツケルと
金とのメツキを施し、その両方端子電極部２ａお
よび２ｂの間の中央部に厚膜抵抗体３を印刷、焼
付けて接合しその上面を保護用のガラス４にて被
覆し構成されたものである。
この構造にて作成された厚膜多層基板は、端子
電極部２ａ，２ｂのメツキ面と保護用のガラス４
との接触部分である指示部イにおいて、その密着
性が悪く、この部分より保護用ガラスが剥離する
事故がしばしば発生し使用中の品質上での大きな
問題点であつた。
電極部２ａ，２ｂのメツキ面と保護用のガラス４
との接触部分である指示部イにおいて、その密着
性が悪く、この部分より保護用ガラスが剥離する
事故がしばしば発生し使用中の品質上での大きな
問題点であつた。
本考案は上記の欠点を構造的に改良したもので
あり、その要旨を第２図の一部分の平面図Ａと線
Ｋ−K′よりの断面図Ｂにより説明する。
あり、その要旨を第２図の一部分の平面図Ａと線
Ｋ−K′よりの断面図Ｂにより説明する。
厚膜抵抗体１３の端子電極部１２ａ，１２ｂの
それぞれ両端の配線接続部と厚膜抵抗体１３と重
なり合う接続位置ｄ部を残してセラミツク１５で
被覆形成され、その上面に厚膜抵抗体１３が形成
されてかつ厚膜抵抗体１３の表面を保護用のガラ
ス１４で被覆構成して、成ることを特徴とするも
のである。
それぞれ両端の配線接続部と厚膜抵抗体１３と重
なり合う接続位置ｄ部を残してセラミツク１５で
被覆形成され、その上面に厚膜抵抗体１３が形成
されてかつ厚膜抵抗体１３の表面を保護用のガラ
ス１４で被覆構成して、成ることを特徴とするも
のである。
本考案は以上の様な構造であるため端子電極部
はセラミツクに被覆されてガラス層との接触は皆
無となり従来構造品で発生していたガラス層の剥
離現象はなくなり品質が安定しかつ長期間使用で
も十充耐える厚膜多層基板となつた。
はセラミツクに被覆されてガラス層との接触は皆
無となり従来構造品で発生していたガラス層の剥
離現象はなくなり品質が安定しかつ長期間使用で
も十充耐える厚膜多層基板となつた。
以下、本考案を実施例により詳細に説明する。
第２図Ａは本考案の厚膜多層基板の一部分の平面
図であり、Ａ図の線Ｋ−K′よりの断面図を図Ｂ
に示す。
第２図Ａは本考案の厚膜多層基板の一部分の平面
図であり、Ａ図の線Ｋ−K′よりの断面図を図Ｂ
に示す。
アルミナを主成分とするグリーンシート上にＷ
粉末を主体としたペーストにて図示していない配
線を印刷形成して、その上面に同じく配線を形成
したグリーンシートを載置し、同じ方法にて所望
する牧数を重ね合せて圧着した多層シート上面の
規定位置に端子電極部１２ａ，１２ｂを上記と同
じＷ粉末を主体としたペーストにて印刷形成す
る。乾燥后、グリーンシートと同一組成のペース
ト１５にて、電極１２ａ，１２ｂを形成したそれ
ぞれの電極両端の配線接続部と厚膜抵抗体１３と
重なる端子電極部１２ａ，１２ｂの指示ｄ部であ
る中央部の一部を残して被覆形成する。これを非
酸化雰囲気中の1500〜1600℃で焼結后、アルミナ
被覆層より露出した端子電極部にニツケルまたは
ニツケルと金とをメツキする。次に端子電極部１
２ａ，１２ｂの各中央部の電極露出部上に電極と
の接続と同時に厚膜抵抗体１３を印刷形成して非
酸化雰囲気中の900℃にて焼き付けて、その上面
にガラスペーストを被覆形成して非酸化雰囲気中
の700℃にて焼成し厚膜抵抗体１３の保護用ガラ
ス層１４とした。
粉末を主体としたペーストにて図示していない配
線を印刷形成して、その上面に同じく配線を形成
したグリーンシートを載置し、同じ方法にて所望
する牧数を重ね合せて圧着した多層シート上面の
規定位置に端子電極部１２ａ，１２ｂを上記と同
じＷ粉末を主体としたペーストにて印刷形成す
る。乾燥后、グリーンシートと同一組成のペース
ト１５にて、電極１２ａ，１２ｂを形成したそれ
ぞれの電極両端の配線接続部と厚膜抵抗体１３と
重なる端子電極部１２ａ，１２ｂの指示ｄ部であ
る中央部の一部を残して被覆形成する。これを非
酸化雰囲気中の1500〜1600℃で焼結后、アルミナ
被覆層より露出した端子電極部にニツケルまたは
ニツケルと金とをメツキする。次に端子電極部１
２ａ，１２ｂの各中央部の電極露出部上に電極と
の接続と同時に厚膜抵抗体１３を印刷形成して非
酸化雰囲気中の900℃にて焼き付けて、その上面
にガラスペーストを被覆形成して非酸化雰囲気中
の700℃にて焼成し厚膜抵抗体１３の保護用ガラ
ス層１４とした。
以上の方法にて完成した厚膜多層基板にICチ
ツプを塔載して、振動試験および通電試験である
厚膜抵抗体に0.32w／１mm2の電力を印加して通電
テストを従来構造品と比較したところ、従来構造
品は120時間にて10個供試品とも全数にガラス剥
離現象がみられたが本考案構造品は供試10個の全
数とも1000時間通電の経過后も異常を認めず続行
中である。
ツプを塔載して、振動試験および通電試験である
厚膜抵抗体に0.32w／１mm2の電力を印加して通電
テストを従来構造品と比較したところ、従来構造
品は120時間にて10個供試品とも全数にガラス剥
離現象がみられたが本考案構造品は供試10個の全
数とも1000時間通電の経過后も異常を認めず続行
中である。
本考案は上記の如く製造工程に簡単な工程を加
味して従来構造を改良することにより表面の厚膜
抵抗体の保護用ガラスが使用中に剥離することが
殆んど無くなり、長期間使用にも十分耐える品質
の向上した工業的にも有用な考案である。
味して従来構造を改良することにより表面の厚膜
抵抗体の保護用ガラスが使用中に剥離することが
殆んど無くなり、長期間使用にも十分耐える品質
の向上した工業的にも有用な考案である。
第１図は従来の厚膜多層基板の一部分図であり
Ａは平面図、ＢはＡの線Ｃ−C′よりの断面図第
２図は本考案実施例の平面図、ＢはＡの線Ｋ−
K′よりの断面図である。 １，１１……メタライズ多層配線基板、２ａ，
２ｂ，１２ａ，１２ｂ……端子電極部、３，１３
……厚膜抵抗体、４，１４……ガラス保護用被覆
層、１５……セラミツク被覆層。
Ａは平面図、ＢはＡの線Ｃ−C′よりの断面図第
２図は本考案実施例の平面図、ＢはＡの線Ｋ−
K′よりの断面図である。 １，１１……メタライズ多層配線基板、２ａ，
２ｂ，１２ａ，１２ｂ……端子電極部、３，１３
……厚膜抵抗体、４，１４……ガラス保護用被覆
層、１５……セラミツク被覆層。
Claims (1)
- メタライズ多層配線基板の表面に厚膜抵抗体と
その端子電極部とを形成し、それら表面を保護用
のガラスで被覆構成された厚膜多層基板におい
て、上記端子電極部のそれぞれ両端の配線接続部
と厚膜抵抗体と重なり合う接続位置を残してセラ
ミツクで被覆形成され、その上面に厚膜抵抗体が
形成されてかつ厚膜抵抗体の表面を保護用のガラ
スで被覆構成して成ることを特徴とする厚膜多層
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10376081U JPS588976U (ja) | 1981-07-13 | 1981-07-13 | 厚膜多層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10376081U JPS588976U (ja) | 1981-07-13 | 1981-07-13 | 厚膜多層基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS588976U JPS588976U (ja) | 1983-01-20 |
| JPS6228794Y2 true JPS6228794Y2 (ja) | 1987-07-23 |
Family
ID=29898369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10376081U Granted JPS588976U (ja) | 1981-07-13 | 1981-07-13 | 厚膜多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS588976U (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0691306B2 (ja) * | 1987-06-17 | 1994-11-14 | 日本シイエムケイ株式会社 | プリント配線板の製造方法 |
| JPH01173778A (ja) * | 1987-12-28 | 1989-07-10 | Ibiden Co Ltd | 低抗体付きプリント配線板の製造方法 |
| JP2013165106A (ja) * | 2012-02-09 | 2013-08-22 | Denso Corp | 電子装置 |
-
1981
- 1981-07-13 JP JP10376081U patent/JPS588976U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS588976U (ja) | 1983-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05235497A (ja) | 銅導電性ペースト | |
| JPS6228794Y2 (ja) | ||
| US3903344A (en) | Adherent solderable cermet conductor | |
| JP2641530B2 (ja) | チップ状電子部品の製造方法 | |
| JP4671511B2 (ja) | 配線基板の製造方法 | |
| JP2685890B2 (ja) | チツプ部品の電極形成方法 | |
| JPH0427180Y2 (ja) | ||
| JPH0774445A (ja) | 厚膜導体およびその製造方法 | |
| JPS63187601A (ja) | 厚膜回路板およびその製法 | |
| JPH0727622Y2 (ja) | チップ状セラミック電子部品 | |
| JP2505197B2 (ja) | 積層セラミツクコンデンサの外部電極形成方法 | |
| JPH0316220Y2 (ja) | ||
| JP3435419B2 (ja) | チップ抵抗器 | |
| JP2931910B2 (ja) | 回路基板 | |
| JPS5936948A (ja) | セラミツクス基板 | |
| JPS62264613A (ja) | 積層セラミツクコンデンサ | |
| JPH08321405A (ja) | 電子素子及びその製造方法 | |
| JPS6381894A (ja) | セラミツクス回路基板の製造方法 | |
| JPS6022606Y2 (ja) | 筒状チツプコンデンサ | |
| JPH04137752A (ja) | メタライズ金属層を有するセラミック基板の製造方法 | |
| JPS5885502A (ja) | 厚膜バリスタの製造法 | |
| JPH0459778B2 (ja) | ||
| JPH03250701A (ja) | チップ抵抗体の製造方法 | |
| JPH07211504A (ja) | 表面実装型電子部品の端子電極とその製造方法 | |
| JPH0380358B2 (ja) |