JPS62278Y2 - - Google Patents
Info
- Publication number
- JPS62278Y2 JPS62278Y2 JP16317580U JP16317580U JPS62278Y2 JP S62278 Y2 JPS62278 Y2 JP S62278Y2 JP 16317580 U JP16317580 U JP 16317580U JP 16317580 U JP16317580 U JP 16317580U JP S62278 Y2 JPS62278 Y2 JP S62278Y2
- Authority
- JP
- Japan
- Prior art keywords
- display
- channel selection
- display element
- gate
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 108091006146 Channels Proteins 0.000 description 17
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Circuits Of Receivers In General (AREA)
Description
【考案の詳細な説明】
本考案は、受信周波数表示装置に関する。
一般に、複数個の表示素子の点灯位置により受
信周波数を表示する装置においては、１個の表示
素子に複数の放送局が割り当てられているため、
複数局例えば10局程選局更新をしないと表示器の
点灯位置が移動せず、このため表示器だけを見て
いたのでは現在選局中であるかどうかということ
がわからないという不都合があつた。 そこで、本考案は、選局更新時に表示素子を点
滅させることにより選局中であることを認識させ
る新規な周波数表示装置を提供するものである。 以下、本考案の実施例を図面を参照しながら説
明する。 第１図は、本考案の実施例を示すブロツク図で
あり、１はアンテナ、２はラジオ周波増幅回路、
３は混合回路、４は中間周波増幅回路、５は検波
回路、６は低周波増幅回路、７はスピーカ、８は
局部発振回路、９はプログラマブルデイバイダ、
１０は基準信号発生器、１１は位相比較器、１２
はローパスフイルタであり、これらによりPLL受
信機を構成している。 又、１３はプログラマブルデイバイダ９に分周
数データを設定するための選局カウンタ、１４は
選局カウンタ１３に印加するクロツクパルスCL
を発生する選局パルス発生回路、１５はアツプボ
タン１６及びダウンボタン１７に応答して選局指
示信号Ｓ及びカウント方向を決定するUP信号DN
信号を発生する選局制御回路である。 更に、１８は選局カウンタ１３の内容に応じた
数値をデコードする表示用デコーダ、１９は表示
用デコーダ１８の出力を定められた期間遮断する
禁止ゲート、２０は表示用ドライバ、２１は複数
の表示素子より成る表示器、２２は選局パルス
CLに応答して禁止ゲート１９を制御するブラン
キングパルスBLPを発生するブランキングパルス
発生回路である。 ここで、中間周波数を10.7MHz、基準信号発生
回路１０から出力される基準信号を100KHzとす
れば、受信周波数範囲76.0MHz〜90.0MHzの間に
存在する141局全てを選局するためには選局カウ
ンタ１３の内容を653〜793まで変化させなくては
ならない。 そこで、表−１に示すように選局カウンタ１３
の内容に応じて表示用デコーダ１８でB1〜B6の
数値をデコードし、このデコード値に対応して１
点目〜10点目までの10個の表示素子のいずれかを
駆動するようにすれば、点灯位置による受信周波
数の表示を行うことができる。 第２図に表示用デコーダ１８及び禁止ゲート１
９の具体回路例を示す。第２図において、２３〜
２７はANDゲートであり、端子B1〜B6に入力さ
れる信号に応じ、いずれかのANDゲートから出
力が発生する。即ち、B1〜B6への入力信号が
「101000」であればANDゲート２３、「110000」
であればANDゲート２６から出力が発生する。
そして禁止ゲート１９を構成するANDゲート２
８〜３２に入力されるブランキングパルスBLPが
常時「Ｈ」であれば、ANDゲート２３からの出
力信号は、表示用ドライバ２０を介して表示器２
１の１点目の表示素子に加えられ、１点目の表示
素子が点灯する。又、ANDゲート２６からの出
力信号は表示用ドライバ２０を介して表示器２１
の９点目の表示素子を駆動し、この９点目が点灯
する。即ち、選局カウンタ１３の内容が「768〜
783」の範囲では９点目の表示素子が点灯し続
け、「784〜793」の範囲で10点目の表示素子が点
灯し続ける。 ところが、ブランキングパルス発生器２２から
は選局パルスCLに応答して、第３図ニに示す如
きBLP信号が発生され、このBLP信号が第２図
ANDゲート２８〜３２に印加されるためBLP信
号が「Ｌ」の期間、ANDゲート２３〜２７の出
力は阻止され、選局カウンタ１３の内容が変化す
ると一定時間表示素子が消灯する。 第３図に示す例では、選局カウンタ１３の内容
が783から784に変化する際には９点目が消灯し、
10点目が点灯する。784から785に変化する際は10
点目の表示素子が一定時間消灯し、その後再び点
灯する。又、785から786に変化する際も10点目の
表示素子が一定時間消灯し、その後再び点灯す
る。このように、選局カウンタ１３の内容が変化
する毎に表示素子が点滅する。即ち、選局に応答
して表示素子が点滅する。 尚、本実施例においては、ブランキングパルス
BLPは選局パルスCLに応答して出力されたが、
これに限定されるものではなく、例えば選局カウ
ンタ１３の変化を検出してブランキングパルス
BLPを出力してもよい。 以上の様に本考案による受信周波数表示装置
は、選局に応答して表示素子が点滅するので選局
中であることが容易に認識できる。 【表】
信周波数を表示する装置においては、１個の表示
素子に複数の放送局が割り当てられているため、
複数局例えば10局程選局更新をしないと表示器の
点灯位置が移動せず、このため表示器だけを見て
いたのでは現在選局中であるかどうかということ
がわからないという不都合があつた。 そこで、本考案は、選局更新時に表示素子を点
滅させることにより選局中であることを認識させ
る新規な周波数表示装置を提供するものである。 以下、本考案の実施例を図面を参照しながら説
明する。 第１図は、本考案の実施例を示すブロツク図で
あり、１はアンテナ、２はラジオ周波増幅回路、
３は混合回路、４は中間周波増幅回路、５は検波
回路、６は低周波増幅回路、７はスピーカ、８は
局部発振回路、９はプログラマブルデイバイダ、
１０は基準信号発生器、１１は位相比較器、１２
はローパスフイルタであり、これらによりPLL受
信機を構成している。 又、１３はプログラマブルデイバイダ９に分周
数データを設定するための選局カウンタ、１４は
選局カウンタ１３に印加するクロツクパルスCL
を発生する選局パルス発生回路、１５はアツプボ
タン１６及びダウンボタン１７に応答して選局指
示信号Ｓ及びカウント方向を決定するUP信号DN
信号を発生する選局制御回路である。 更に、１８は選局カウンタ１３の内容に応じた
数値をデコードする表示用デコーダ、１９は表示
用デコーダ１８の出力を定められた期間遮断する
禁止ゲート、２０は表示用ドライバ、２１は複数
の表示素子より成る表示器、２２は選局パルス
CLに応答して禁止ゲート１９を制御するブラン
キングパルスBLPを発生するブランキングパルス
発生回路である。 ここで、中間周波数を10.7MHz、基準信号発生
回路１０から出力される基準信号を100KHzとす
れば、受信周波数範囲76.0MHz〜90.0MHzの間に
存在する141局全てを選局するためには選局カウ
ンタ１３の内容を653〜793まで変化させなくては
ならない。 そこで、表−１に示すように選局カウンタ１３
の内容に応じて表示用デコーダ１８でB1〜B6の
数値をデコードし、このデコード値に対応して１
点目〜10点目までの10個の表示素子のいずれかを
駆動するようにすれば、点灯位置による受信周波
数の表示を行うことができる。 第２図に表示用デコーダ１８及び禁止ゲート１
９の具体回路例を示す。第２図において、２３〜
２７はANDゲートであり、端子B1〜B6に入力さ
れる信号に応じ、いずれかのANDゲートから出
力が発生する。即ち、B1〜B6への入力信号が
「101000」であればANDゲート２３、「110000」
であればANDゲート２６から出力が発生する。
そして禁止ゲート１９を構成するANDゲート２
８〜３２に入力されるブランキングパルスBLPが
常時「Ｈ」であれば、ANDゲート２３からの出
力信号は、表示用ドライバ２０を介して表示器２
１の１点目の表示素子に加えられ、１点目の表示
素子が点灯する。又、ANDゲート２６からの出
力信号は表示用ドライバ２０を介して表示器２１
の９点目の表示素子を駆動し、この９点目が点灯
する。即ち、選局カウンタ１３の内容が「768〜
783」の範囲では９点目の表示素子が点灯し続
け、「784〜793」の範囲で10点目の表示素子が点
灯し続ける。 ところが、ブランキングパルス発生器２２から
は選局パルスCLに応答して、第３図ニに示す如
きBLP信号が発生され、このBLP信号が第２図
ANDゲート２８〜３２に印加されるためBLP信
号が「Ｌ」の期間、ANDゲート２３〜２７の出
力は阻止され、選局カウンタ１３の内容が変化す
ると一定時間表示素子が消灯する。 第３図に示す例では、選局カウンタ１３の内容
が783から784に変化する際には９点目が消灯し、
10点目が点灯する。784から785に変化する際は10
点目の表示素子が一定時間消灯し、その後再び点
灯する。又、785から786に変化する際も10点目の
表示素子が一定時間消灯し、その後再び点灯す
る。このように、選局カウンタ１３の内容が変化
する毎に表示素子が点滅する。即ち、選局に応答
して表示素子が点滅する。 尚、本実施例においては、ブランキングパルス
BLPは選局パルスCLに応答して出力されたが、
これに限定されるものではなく、例えば選局カウ
ンタ１３の変化を検出してブランキングパルス
BLPを出力してもよい。 以上の様に本考案による受信周波数表示装置
は、選局に応答して表示素子が点滅するので選局
中であることが容易に認識できる。 【表】
第１図は本考案の一実施例を示すブロツク図、
第２図は表示用デコーダ及び禁止ゲートの具体回
路例、第３図イ，ロ，ハ，ニはタイミングチヤー
トである。 主な図番の説明、９……プログラマブルデイバ
イダ、１３……選局カウンタ、１４……選局パル
ス発生回路、１８……表示用デコーダ、１９……
禁止ゲート、２１……表示器、２２……ブランキ
ングパルス発生回路。
第２図は表示用デコーダ及び禁止ゲートの具体回
路例、第３図イ，ロ，ハ，ニはタイミングチヤー
トである。 主な図番の説明、９……プログラマブルデイバ
イダ、１３……選局カウンタ、１４……選局パル
ス発生回路、１８……表示用デコーダ、１９……
禁止ゲート、２１……表示器、２２……ブランキ
ングパルス発生回路。
Claims (1)
- １個の表示素子に複数の放送局を割り当て、全
受信周波数範囲を複数の前記表示素子に対応さ
せ、該表示素子の点灯位置により受信周波数を表
示する表示器と、前記表示素子を選局に応答して
一定時間消灯させる手段とを有し、選局に応答し
て前記表示素子を点滅させるようにしたことを特
徴とする受信周波数表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16317580U JPS62278Y2 (ja) | 1980-11-13 | 1980-11-13 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16317580U JPS62278Y2 (ja) | 1980-11-13 | 1980-11-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5785726U JPS5785726U (ja) | 1982-05-27 |
| JPS62278Y2 true JPS62278Y2 (ja) | 1987-01-07 |
Family
ID=29521972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16317580U Expired JPS62278Y2 (ja) | 1980-11-13 | 1980-11-13 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62278Y2 (ja) |
-
1980
- 1980-11-13 JP JP16317580U patent/JPS62278Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5785726U (ja) | 1982-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4241450A (en) | Automatic turn-off apparatus for a radio or television receiver | |
| JPS62278Y2 (ja) | ||
| CA2072474C (en) | Radio receiver capable of suppressing a frequency drift in an intermediate frequency | |
| CA1149978A (en) | Search type tuning system | |
| JP2006014060A (ja) | テレビジョン放送受信装置 | |
| JPH026257B2 (ja) | ||
| CA1096519A (en) | Phase locked loop tuning system with a preset channel memory | |
| JPH0430811Y2 (ja) | ||
| JPH0211187B2 (ja) | ||
| JPH0211186B2 (ja) | ||
| JPS593617Y2 (ja) | ラジオ受信機の切換回路 | |
| JPH0434577Y2 (ja) | ||
| JPS5829633Y2 (ja) | 受信機 | |
| JPS6110368Y2 (ja) | ||
| JPS635295Y2 (ja) | ||
| JP3289768B2 (ja) | テレビジョンチューナ | |
| JPH02896B2 (ja) | ||
| JPH0526834Y2 (ja) | ||
| JPS5915145Y2 (ja) | 時計付デジタル受信機の表示回路 | |
| JPS5825621Y2 (ja) | 受信装置 | |
| JP3893267B2 (ja) | ナビゲーション装置 | |
| JPS6320193Y2 (ja) | ||
| JPH0445294Y2 (ja) | ||
| JPH0233404Y2 (ja) | ||
| JP2566999Y2 (ja) | 自動選局回路 |