JPS5915145Y2 - 時計付デジタル受信機の表示回路 - Google Patents

Description

【考案の詳細な説明】 本考案は受信信号の選局時にメモリー可能状態を示すメ
モリーイネーブル表示装置を時刻の表示時には時刻調整
可能状態を示す表示装置としても利用できるようにした
時計付デジタル受信機の表示回路に関する。

最近局部発振信号等をデジタル回路によって得る受信機
が一般に使われてきた。

斯るものにおいて、デジタル回路化されたコントロール
部を共用し時刻も表示できるようにしているが、特にカ
ーステレオに使用する場合、前面パネルの面積が少い為
種々の操作ボタンの数を出来るだけ少くする必要がある
。

そこで、選局用のマニュアルアップスキャン及びマニュ
アルダウンスキャンの操作ボタンと時刻表示用の時、分
調整の操作ボタンとを共用することが考えられる。

しかしこのように共用すると誤操作するという問題があ
る。

例えば時計状態にセットされているときに選局状態にな
っていると思い選局すると時、分のセットがはずれてし
まい又時、分の調整をしなおす必要がある。

逆に受信状態にあるとき、時、分調整状態にあると思い
操作ボタンを操作するとサーチされ現在きいている受信
信号が受信できないことになる。

斯る事態を防ぐには別にスイッチを設け、時計状態にパ
ルスを発生させこのパルスを加えた後でなければ前記操
作ボタンが動作できないようにすればよいが、しかしそ
の状態が確認できないと不安である。

ところで選局時メモリー可能状態を示すメモリーイネー
ブル表示装置は時刻表示時何等使用されていない。

本考案は斯る点を考慮して時刻の表示特別に設けたスイ
ッチを押圧することによりメモリーイネーブル表示装置
を点灯させ、時刻の時、分の調整可能状態を確認できる
ようにしたラジオ付テ゛ジタル受信機の表示回路に関す
る。

以下本考案を図面に従って説明すると、１は例えばマイ
クロコンピュータよりなるコントロール部で、受信機２
の選局用のＰＬＬ ３を制御する第１の状態と時刻を表
示する第２の状態とを有する。

４はＪ−にフリップフロップでクロック端子ＣＬプリセ
ット端子Ｐ及びクリヤ一端子Ｃが設けられている。

５は前記コントロール部１を第１の状態と第２の状態と
に切換える第１スイツチ、７は時刻調整状態にセットす
る第２スイツチ、１１．１２は前記Ｊ−にフリップフロ
ップ４の出力にて制御されるスイッチング回路でトラン
ジスタ１３．１４及びこれらトランジスタ１３．１４の
コレクタに接続された押釦スイッチ１５．１６を有する
。

１７は表示回路でトランジスタ１８、該トランジスタ１
８にて点滅される発光ダイオード１９及びナンド回路２
０．２１よりなる。

又２２は前記コントロール部１の状態を表示する表示装
置で、選局時には受信チャンネルを表示し、時刻表示時
には時刻を表示する。

２３，２４，２５゜２６．２７は前記受信機２を構成す
る高周波増幅器、混合器、中間周波増幅器、検波器及び
ＡＦ増幅器である。

次に本考案の動作を説明する。

先ず選局を行うために第１スイツチ５をオンする。

それによってトランジスタ６がオンし、コントロール部
１は選局状態となる。

これと同時にナンド回路８は両入力端子がバイレベルと
なるため、出力端子はローレベルとなり、この結果Ｊ−
にフリップフロップ回路４のプリセット端子Ｐをローレ
ベルにする。

又Ｊ−にフリップフロップ４のクリア端子Ｃはバイレベ
ルにされているので、前記Ｊ−にフリップフロップ４の
出力端子Ｑはバイレベルとなる。

従ってトランジスタ１３．１４はオンとなり、スイッチ
ング回路１１．１２を動作可動状態にする。

従って押釦スイッチ１５をオンするとコントロール部１
内のカウンタがアップカウントされ、該コントロール部
１の出力信号を変化させＰＬＬ ３を制御し受信信号を
アップ方向にスキャラする。

又押釦スイッチ１６をオンするとコントロール部１内の
カウンタがダウンカウントされ受信信号をダウン方向に
スキャンする。

このときナンド回路２０は入力端子がローレベルとバイ
レベルの為出力端子はバイレベルとなるので、ナンド回
路２１の両入力端子はともにバイレベルとなり出力端子
はローレベルとなる。

従ってトランジスタ１８はオフのままであり、発光ダイ
オード１９は点灯しない。

次に前記選局した受信信号をプリセットしたい場合、メ
モリーイネーブルスイッチ２８をオンするとコントロー
ル部１はメモリー可能状態になるので、例えばプリセッ
トボタン２９を押圧するとそのチャンネルはプリセット
される。

これと同時にメモリーイネーブル表示信号が端子３０よ
り出力されてトランジスタ１８に加わり、該トランジス
タ１８をオンする。

すると発光ダイオード１９は発光しメモリー可能状態を
表示する。

時刻を表示するため第１スイツチ５をオフにするとトラ
ンジスタ６はオフとなり、コントロール部１は時刻表示
状態となる。

これにより前記メモリーイネーブル状態は禁止されて、
メモリーイネーブル表示信号は消失し発光ダイオード１
９を消灯する。

前記第１スイツチ５をオフすると同時にナンド回路８は
入力端子がバイレベルとローレベルとなるから、出力は
バイレベルとなりこれがＪＫフリップフロップのプリセ
ット端子に加えられる。

そしてＪ−にフリップフロップ４のプリセット端子Ｐに
前記信号が加えられることにより時定数回路１０の時定
数分だけ遅れてクロック端子ＣＬに立下りパルス信号が
加わり、これによりＪ−にフリップフロップ４をリセッ
トし出力端子Ｑをローレベルとする。

従ってトランジスタ１３．１４はオフにされスイッチン
グ回路１１．１２を不動作状態にするから、押釦スイッ
チ１５．１６を誤って押圧してもコントロール部１に何
等作用しない。

又ナンド回路２０の入力端子はローレベルとバイレベル
となるから出力端子はバイレベルになり、ナンド回路２
１の両入力端子はともにバイレベルになるから、出力端
子はローレベルになりトランジスタ１８はオフのままと
なるので、発光ダイオード１９は発光されない。

斯る時刻表示状態で時、分の調整をする場合に第２スイ
ツチ７を一時的にオンさせる。

それによリナンド回路９の出力端子は一時的にローレベ
ルとなる。

この出力端子がバイレベルからローレベルとなるときＪ
−にフリップフロップ４のクロック端子ＣＬにパルスが
加わる。

するとＪ−にフリップフロップ４の出力端子はローレベ
ルからバイレベルに変る。

それによってトランジスタ１３．１４はオンして、スイ
ッチング回路１１．１２を動作状態にする。

このときナンド回路２０の両入力端子ともバイレベルと
なるから出力端子はローレベルとなり、従ってナンド回
路２１の出力端子はバイレベルになる。

それ故に、トランジスタ１８をオンし、発光ダイオード
１９を発光させて、時分調整可能状態とする。

今、押釦スイッチ１５をオンすればコントロール部１の
時をカウントするカウンタがカウントして時の調整を行
い、押釦スイッチ１６をオンすればコントロール部１の
分をカウントするカウンタがカウントして分の調整を行
う。

さらに時分の調整が必要なくなったとき、第２スイツチ
７を再度押圧し一時的にオンすると、前記同様パルスが
生じ、Ｊ−にフリップフロップ４のクロック端子ＣＬに
加わり、Ｊ−にフリップフロップ４の出力端子Ｑをロー
レベルとするから、スイッチング回路１１．１２は不動
作状態にされるとともにトランジスタ１８をオフして、
発光ダイオード１９を消灯する。

又時刻を表わす状態で時分調整状態にあるかないかに拘
わらず、第１スイツチ５をオンして選局状態にしたとき
も、スイッチング回路１１．１２は不動作状態とされ又
、発光ダイオード１９も消灯される。

即ち第１スイツチ５をオンするとＪ−にフリップフロッ
プ４のプリセット端子Ｐはローレベルとなり、出力端子
もローレベルとなるので、前述の如くトランジスタ１３
．１４はオフとなりスイッチング回路１１．１２を不動
作状態にし、さらにトランジスタ１８もオフとなり発光
ダイオード１９は消灯される。

本考案は時計付デジタル受信機はメモリー可能状態を表
示する表示回路を時分調整可能状態の表示もできるよう
にしたので、特に別に表示回路を追加することがなく時
分調整可能状態が表示できる。

従ってカーラジオの如く前面パネルの大きさに制限があ
るものにおいて特に本考案は有益である。

【図面の簡単な説明】

図は本考案の表示回路図である。 １・・・・・・コントロール部、４・・・・・・Ｊ−に
フリップフロップ、５・・・・・・第１スイツチ、７・
・・・・・第２スイツチ、１１．１２・・・・・・スイ
ッチング回路、１５．１６・・・・・・押釦スイッチ、
１７・・・・・・表示回路。

Claims (1)

【実用新案登録請求の範囲】
1. コントロール部を受信機選局用のＰＬＬを制御する第１
   の状態と時刻を表示する第２の状態とに切換える第１ス
   イツチと、該第１スイツチ又は押圧時のみオンされる第
   ２スイツチにて制御される制御回路と、該制御回路にて
   制御され前記コントロール部が第１の状態にあるとき選
   局を行い、コントロール部が第２の状態にあるとき時分
   の調整を行う選局兼用時分調整用のスイッチング装置と
   、前記コントロール部が第１の状態でメモリー可能状態
   及び第２の状態で時分調整状態にあるときのみ動作する
   １つの表示回路を設けたことを特徴とする時計付デジタ
   ル受信機の表示回路。