JPS6227746B2 - - Google Patents

Info

Publication number
JPS6227746B2
JPS6227746B2 JP55066777A JP6677780A JPS6227746B2 JP S6227746 B2 JPS6227746 B2 JP S6227746B2 JP 55066777 A JP55066777 A JP 55066777A JP 6677780 A JP6677780 A JP 6677780A JP S6227746 B2 JPS6227746 B2 JP S6227746B2
Authority
JP
Japan
Prior art keywords
forming
nitride film
oxide film
film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55066777A
Other languages
English (en)
Other versions
JPS56162855A (en
Inventor
Takeshi Ishihara
Keiichi Kagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP6677780A priority Critical patent/JPS56162855A/ja
Publication of JPS56162855A publication Critical patent/JPS56162855A/ja
Priority to US06/466,142 priority patent/US4465705A/en
Publication of JPS6227746B2 publication Critical patent/JPS6227746B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 本発明は半導体への絶縁物領域の形成方法に関
し、その目的はシリコン基板上の選択酸化プロセ
スにおいて、バード・ヘツド、バード・ビークの
少ないマスク・パターンに忠実な選択酸化膜の形
成方法を提供することである。
従来より、シリコン窒化膜を酸化マスクとして
シリコン基板表面の選択酸化をおこなうことは、
LOCOS構造もしくはISOPLANER構造として広
く用いられてきた。
しかし近年、集積回路の密度が向上し、それに
ともなつてパターンの微細化が進むにつれて問題
点が発生しつつある。
以下に、従来の選択酸化プロセスについて、図
に従つて説明するとともに問題点について列記し
てみる。第１図は、この製造工程を示すプロセス
フローである。まず、シリコン基板１の一主面全
面にシリコン窒化膜（Si3N4）２をCVD法により
堆積する。次に、この上に、フオト・レジストを
塗布し、選択酸化用フオト・マスクを用いてレジ
スト・パターンを形成する。次に、このレジスト
をマスクとして、シリコン窒化膜２をエツチング
し、レジスト・パターンを窒化膜パターンに転写
する。この状態を第１図ａに示す。この場合、シ
リコン基板１とシリコン窒化膜２の間に薄い酸化
膜を形成することもある。この後、レジスト３を
除去し、酸化雰囲気中で加熱すると、シリコン窒
化膜中は酸素が拡散せず、酸化防止膜として働く
ので、窒化膜３が除去された領域にのみ酸化膜４
が成長する。次に、加熱したリン酸中（約150
℃）で窒化膜２を除去することにより、第１図ｂ
のごとく選択酸化工程は終了する。
以上のように、シリコン窒化膜をマスクとして
シリコン基板表面を選択的に酸化する絶縁分離方
法が従来よりおこなわれているが、この場合、酸
化膜とシリコン面の境界領域では必ずしも一様に
酸化膜が形成されているわけではなく、詳細に見
ると第１図ｃのような構造を示している。
第１図ｃに示すごとく、窒化膜２は端面におい
て２１のようにめくれあがり、その下部にもぐり
こむように酸化膜４の一部４１が成長している。
通常これはバード・ビークと呼ばれているもので
ある。また、このバード・ビークの上部には、バ
ードヘツドと呼ばれる突起状の酸化膜４２が存在
している。これは、酸素の拡散が等方的に起こる
こととシリコンが酸化されると約２倍に体積が膨
張することに起因するもので、表面の一様性とパ
ターン巾の均一性をそこなつていて、選択酸化の
問題点となつている。
次に、第２図に第２の従来の例を示す。本方法
はシリコン基板の段差を減小させるための通常行
なわれる方法で、これは、まずシリコン基板１上
にシリコン窒化膜２を形成し、さらに、フオト・
レジスト３を塗布する。次に、所定のパターンが
形成されたフオト・マスクを用いてレジストパタ
ーンを形成し、これをマスクとして窒化膜のエツ
チングをおこなう。この状態を第２図ａに示す。
このまま更に、シリコン面をエツチングし、第２
図ｂに示すように凹部１１を形成する。この凹部
１１の深さは形成すべき酸化膜の厚さの約1/2に
する。次にレジストを除去し、窒化膜をマスクと
して選択酸化を行い、その後窒化膜をエツチ・オ
フする。この状態が第２図ｃで、第１図に比して
段差がなくなり平担化している。しかし酸化膜と
の境界部において、第１図ｃに示すようなバー
ド・ヘツド、バード・ビークは、第２図ｃにも４
１に示すように存在している。
以上のように、選択酸化は広く使われている
が、境界部において上記のような問題点を有して
いる。
本発明は、選択酸化時のバード・ビーク、バー
ド・ヘツドを極力おさえ、表面の均一性をあげる
ことのできる選択的な絶縁物領域の形成方法を提
供するものである。本発明の実施例について図に
従つて説明する。
第３図は本発明の一実施例の選択酸化工程を示
す工程断面図である。まず、シリコン基板１の表
面にシリコン窒化膜２を約1000Åの厚さにCVD
法により形成し、次にフオトレジスト３をスピン
ナーで塗布し、パターン形成をおこなう。次に、
このレジストをマスクとして、プラズマ・エツチ
ング法により、窒化膜２をエツチングする。この
時点の断面図を、第３図ａに示す。次に、レジス
トを除去し、多結晶シリコン５を全面に、たとえ
ば100〜1000Åの厚さに、常圧CVDもしくは減圧
CVD法により堆積させる。この断面図を第３図
ｂに示す。
次に全面を酸化雰囲気中で酸化する。この酸化
膜の厚さは、フイールド部の酸化膜として必要な
酸化膜厚より200〜2000Å厚くなるようにする。
この状態を第３図ｃに示す。このｃ図の酸化膜５
２は窒化膜２上の酸化膜で、多結晶シリコン５が
酸化されたもので、多結晶シリコン膜厚の約２倍
となる。酸化膜５１は多結晶シリコン＋基板シリ
コンの一部が酸化された領域である。
次に、窒化膜２上に形成された酸化膜５２をエ
ツチングし、次に、露出した窒化膜を除去する
と、選択酸化工程が終了し、酸化膜５はいかなる
酸化膜５１′が選択的に残る状態になる。酸化膜
５１の表面は窒化膜２上の酸化膜５２をエツチン
グする時同時にエツチングされるので、その分だ
け残された酸化膜５１′は５１よりも膜厚が薄く
なる。これを避けたい時は、酸化膜５１′上の領
域のみフオトレジストが残るようもの一度フオト
工程を通した後酸化膜５２エツチングするように
すれば防止することができる。
さて、第３図の工程においては、窒化膜２上に
多結晶シリコン５が存在するため、シリコン基板
１の酸化領域が完全に自由空間にさらされている
従来の例とは異なり、周辺部でのメクレがなく、
バード・ビーク、バード・ヘツドの形成が最小限
におさえられている。従つて、パターン寸法に忠
実な選択酸化をおこなうことができる。
すなわち、明確な理由は定かでないが、本発明
によればシリコン基板１が露出していないため、
基板自体の酸化が大きく起らず、多結晶シリコン
５の酸化にて酸化膜５１′の主要部が形成され、
バード・ビーク、バード・ヘツドの形成が小さく
おさえられるものと思われる。
また、窒化膜のエツチングの際のエツチング・
ストツパーとして、シリコン基板１の表面を100
〜1000Å酸化して後、窒化膜を形成してもよい。
すなわち第３図の実施例では、シリコン基板面が
平担のまま酸化をおこなつているが、第３図ａの
状態の後、レジスト３をマスクとしてシリコン基
板をエツチングし、その後第３図の工程と同様に
進めてもよい。この場合、シリコン面の凹部の深
さは、必要なフイールド酸化膜厚＋200Å〜2000
Åの深さの約1/2の値が平担化に好都合である。
この製造方法の場合も、窒化膜上のポリシリコン
層のため、バード・ビーク、バード・ヘツドが少
なく、均一なフイールド酸化膜が得られる。
また、通常、選択酸化をおこなつて、半導体集
積回路におけるフイールド酸化膜を形成する際、
あらかじめイオン注入等により基板と同一導電型
の不純物をドープし、選択酸化することにより、
フイールド酸化膜直下の不純物濃度を上げて、反
転層の形成電圧を高くするチヤンネル・ストツプ
拡散をおこなつているが、本発明でも、多結晶シ
リコン５に不純物を添加した後、選択酸化をおこ
なうことにより、同様のチヤンネル・ストツプ拡
散をおこなうことができる。
次に、本発明の実施例と従来の方法による半導
体基板の比較のパターン写真を第４図に示す。こ
の図は、下敷に酸化膜を形成してその厚を500Å
とし、シリコン窒化膜２の膜厚1200Å、多結晶シ
リコン５の膜厚500Åで、選択酸化膜５１′を6000
Å形成したものである。
第４図ａは本発明による実際のパターンで、ｂ
は比較のための多結晶シリコン膜５を形成しない
場合の従来の方法によるパターンを示す。第４図
で領域４，５１′は選択酸化されたフイールド酸
化膜の領域、１は窒化膜を除去した後のシリコン
基板面で、６ａ，６ｂはその境界領域である。写
真ａ，ｂを比較した時、６ａの領域が本発明によ
り著るしく改善されていることがわかる。測定結
果では、領域１の巾が、シリコン窒化膜の巾に比
べて、ａの場合0.26μｍ小さくなつている。ｂで
は、0.97μｍ小さくなつており、本発明により選
択形成された酸化膜５１′の形成精度が約1/4近く
に改善された。このことは、半導体素子の形成さ
れる領域が不必要に狭くならず、高精度に高密度
な微小な半導体集積回路を形成することができる
ことを意味する。
以上のように、本発明によれば、バード・ビー
ク、バード・ヘツドのない平担均一な酸化膜を半
導体基板に選択的に形成することができ、かつ窒
化膜パターンに忠実な酸化膜パターンが得られ、
たとえばMOSトランジスタ等のチヤンネル巾の
低下等による特性の劣化がない。このように、本
発明は高密度な半導体集積回路の実現に大きく寄
与するものである。
【図面の簡単な説明】
第１図ａ〜ｃは選択酸化の通常行なわれている
従来の工程断面図、第２図ａ〜ｃはシリコン基板
をエツチングし、平担化を図る場合の従来の工程
断面図、第３図ａ〜ｄは本発明の一実施例の工程
断面図、第４図ａは本発明の実施例の方法で形成
された半導体基板表面パターンの一部の電子顕微
鏡写真、第４図ｂは従来の方法による同半導体基
板表面パターンの一部の電子顕微鏡写真である。 １……シリコン基板、２……シリコン窒化膜、
３……フオトレジスト、５……多結晶シリコン、
５１，５１′，５２……酸化膜。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体基板の一主面に、シリコン窒化膜を形
    成し、選択酸化用パターンを形成する工程と、多
    結晶半導体を全面に形成する工程と、前記多結晶
    半導体および窒化膜の除去された領域の前記半導
    体基板面を酸化する工程と、前記多結晶半導体が
    酸化されて形成された酸化膜の少くとも一部を除
    去する工程と、前記窒化膜を除去する工程とを備
    え、前記半導体基板の一主面に選択的に酸化膜を
    形成することを特徴とする絶縁物領域の形成方
    法。 ２ シリコン窒化膜とシリコン基板面との間に、
    薄い酸化膜が形成されていることを特徴とする特
    許請求の範囲第１項に記載の絶縁物領域の形成方
    法。 ３ シリコン窒化膜と半導体基板面との間に、薄
    いシリコン酸化膜が形成されており、かつ、多結
    晶半導体膜を形成する前に、前記薄いシリコン酸
    化膜を除去することを特徴とする特許請求の範囲
    第１項に記載の絶縁物領域の形成方法。 ４ シリコン窒化膜に選択酸化用パターンを形成
    する工程ののち、このシリコン窒化膜が除去され
    た領域の半導体基板の一主面をエツチングして凹
    部を形成することを特徴とする特許請求の範囲第
    １項に記載の絶縁物領域の形成方法。 ５ 多結晶半導体膜に半導体基板と同一導電型を
    示す不純物を添加し、酸化膜を形成すると同時に
    上記不純物を上記半導体基板に拡散することを特
    徴とする特許請求の範囲第１項に記載の絶縁物領
    域の形成方法。
JP6677780A 1980-05-19 1980-05-19 Forming method for insulator region Granted JPS56162855A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6677780A JPS56162855A (en) 1980-05-19 1980-05-19 Forming method for insulator region
US06/466,142 US4465705A (en) 1980-05-19 1983-02-14 Method of making semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6677780A JPS56162855A (en) 1980-05-19 1980-05-19 Forming method for insulator region

Publications (2)

Publication Number Publication Date
JPS56162855A JPS56162855A (en) 1981-12-15
JPS6227746B2 true JPS6227746B2 (ja) 1987-06-16

Family

ID=13325627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6677780A Granted JPS56162855A (en) 1980-05-19 1980-05-19 Forming method for insulator region

Country Status (1)

Country Link
JP (1) JPS56162855A (ja)

Also Published As

Publication number Publication date
JPS56162855A (en) 1981-12-15

Similar Documents

Publication Publication Date Title
US5151381A (en) Method for local oxidation of silicon employing two oxidation steps
US5369052A (en) Method of forming dual field oxide isolation
JP3178416B2 (ja) 半導体装置の製造方法
JPH05102292A (ja) アイソプレーナ分離型活性領域の製造方法
JPS59165434A (ja) 半導体装置の製造方法
EP0120614B1 (en) Method of manufacturing a semiconductor device having isolation regions
JPH0817813A (ja) 半導体装置の製造方法
JPH06326091A (ja) 半導体素子のフィールド酸化膜の形成方法
JP2001176983A (ja) 半導体装置及びその製造方法
JPS6227746B2 (ja)
US6399462B1 (en) Method and structure for isolating integrated circuit components and/or semiconductor active devices
JPS5856436A (ja) 半導体装置の製造方法
KR100303438B1 (ko) 반도체장치의소자분리방법
JP3190144B2 (ja) 半導体集積回路の製造方法
JPS59208744A (ja) 半導体装置
JPS6231492B2 (ja)
JPH0258778B2 (ja)
JPH05206263A (ja) 半導体装置の製造方法
KR960014450B1 (ko) 반도체 소자 격리방법
KR100361763B1 (ko) 반도체소자의소자분리막제조방법
JPH0210729A (ja) フィールド絶縁膜の形成方法
KR890004567B1 (ko) 반도체 장치의 소자분리 산화막 형성방법
KR100278997B1 (ko) 반도체장치의 제조방법
JPS59177940A (ja) 素子分離領域の製造方法
JPH0669066B2 (ja) 半導体装置の製造方法