JPS62269986A - 薄膜デイスプレイパネルの成膜方法 - Google Patents

薄膜デイスプレイパネルの成膜方法

Info

Publication number
JPS62269986A
JPS62269986A JP20096185A JP20096185A JPS62269986A JP S62269986 A JPS62269986 A JP S62269986A JP 20096185 A JP20096185 A JP 20096185A JP 20096185 A JP20096185 A JP 20096185A JP S62269986 A JPS62269986 A JP S62269986A
Authority
JP
Japan
Prior art keywords
panel
emitting layer
display panel
light
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20096185A
Other languages
English (en)
Inventor
正 長谷川
滝沢 英明
佐藤 精威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP20096185A priority Critical patent/JPS62269986A/ja
Publication of JPS62269986A publication Critical patent/JPS62269986A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 〔(既  要〕 薄膜ディスプレイパネルの製造に係り、パネル印加の電
界によって発光するルミネセンス層、所謂EL発光層の
電圧−算度特性を改良すべくなされたもので、発光層の
背面電極側絶縁層界面における浅いエネルギ準位を減ら
してパネル駆動の安定化を図ることである。
〔産業上の利用分野〕
本発明は薄膜ディスプレイパネルの成膜方法に関す。
ガラス基板に5n02またはInz03等の透明電極、
該電極の絶縁層、発光層、上部絶縁層、及びA1などか
らなる背面電極を、順次成膜してなるEL(Elect
roluminesence)パネルは、平板形で解像
度に優れ品質の良いディスプレイパネルとして知られて
いる。
前記発光層は、例えば層厚さ5000人、マンガンMn
 ; 0.1〜1重量%ドープの硫化亜鉛ZnSを蒸着
形成することにより得られるが、通常−nHznS層は
、結晶化のため500°C,1時間の熱処理がされる。
然し熱処理により前記ZnS結晶内にはS空孔が発生し
浅いドナーレベルとなり所定のパネル駆動の輝度特性が
得られず、この改善が要請されていた。
〔従来の技術〕
第3図はガラス基板に蒸着等の手段により順次、発光層
及び絶縁層等が構成されたELパネルの部公的断面図で
ある。
ガラス基板1はマトリックス配列の一方側電極2とする
導電性の透明電極が形成される。該電極2の表面に例え
ば酸窒化シリコン5iON等の絶縁層3と、続いて[−
VI族化合物半導体物質ZnSの発光層4を、また発光
層4の表面に前記絶縁層と同じ組成の絶縁層5を積み重
ねた後、マトリックス配列の他方側背面電極6が形成さ
れる。
背面電極6は、通常、該電極保護のためのポリエステル
フィルム、及び気密封止用ガラス基板で覆ってシールさ
れる。
係る積層構成の透明電極1及び背面電極6間における絶
縁N3と5でサントイフチされた前記発光層4は、絶縁
N5の積層に先立って前記発光層の活性化のための真空
中での熱処理がされる。
然し、熱処理によりZnS  : MnWjの層表面は
S空孔が発生しやすいことが問題とされている。
このため最近では酸素中で熱処理して前記S空孔に起因
する結晶構造欠陥を酸素で埋める方法が提案されている
〔発明が解決しようとする問題点〕
熱処理による発光層表面の欠陥は、爾後積層する上部(
背面電極6側)絶縁層5例の相互界面にキャリアの浅い
トラップ準位を形成する為、準位が不安定でありかつ、
電圧−輝度特性の立ち上がりが緩やかなこと、従ってE
Lパネル駆動の電圧−輝度特性に経時的変化が起こると
いう欠点がある。
本発明は前記上る背面電極6側絶縁層との発光層5界而
に生成されるS空孔による浅い準位を減らすことにより
安定したELパネルを形成することである。
〔間に点を解決するための手段〕
基板表面に透明電極2、下部絶縁層3 、ZnS、Ca
SあるいはSrSなどの化合物半導体からなる発光層4
が順次積層になる基板10に対して、前記発光層4の表
面処理として、酸素を含んだガス中でプラズマ酸化処理
することである(第3図参照)。
6作 用〕 プラズマ酸化処理は、反応性スパッタ装置、もしくは高
周波電圧によるプラズマ形成のベルジャ空間内に、前記
発光層4が積層完了した基板lOを曝すことによって活
性化酸素分子で基Fi、10の発光層ZnS ; Mn
中のS空孔を埋めるに極めて効果的である 第4図はELパネルの電圧−輝度特性を示すもので本発
明の前記プラズマ酸化処理になるパネルは、電圧Vに対
して急峻に立ち上がる輝度特性(一点鎖線側の特性)と
なり、パネル制御のしきい値電圧特性が極めて安定とな
ることが知られる。
〔実施例〕
第1図と第2図は本発明の成膜方法実施例を示す原理図
で、前記第3図ELパネルの層構成断面図を参照しなか
ら成膜方法を説明する。
ガラス基板1上に酸化インジウム(111203)の透
明電極を2000人形成した後、これをエツチングによ
りストライブ状パターンとして一方電極を2を形成する
。この後電極2の表面にスパッタ法により酸窒化シリコ
ン5iONを2000人形成して絶縁層3となし、続い
て前記せるZnS;Mnの発光層4を2000人厚さに
形成する。前記発光層の積層後、該発光層4を真空中で
500°C,1時間の熱処理がされる。
更に上部絶縁層5の積層となるが該積層のスパッタ前工
程において、本発明は前記発光層4形成基板10を第1
図スパッタ装置15の酸素02 (50%)とアルゴン
Arの電離空間16に暴露せしめて基板lOの表面をプ
ラズマ酸化するものである。
図中、11は基板10を載置するホルダ、及び12はホ
ルダの高周波励振源である。
第2図は他のスパンタ装置17を用いてなす前記同様の
雰囲気ガス、即ち02 (50%)4−Arの雰囲気中
で基板10の発光層表面をプラズマ酸化処理する図であ
る。同図中の18は電離空間16を生成する高周波励振
コイルである。
しかる後、前記絶縁1層3と同じ組成の絶縁層5を積み
重ねる。
かような酸素プラズマ中にZnS;Mnの発光層4が形
成された基板10を暴露することによって、従来問題と
された発光層表面のS空孔を酸素で埋めることができる
第4図はELパネルの発光特性であり、横軸は電極間の
印加電圧(■)、縦軸はパネル発光の輝度(fL)であ
る。
図中、実線は比較対象とする従来パネルの発光特性、ま
た一点鎖線は本発明の成膜手段により得られたパネルの
発光特性である。
前記実施例における酸素プラズマは、基板表面を逆スパ
ツタする効果があり、上部絶縁層との密着性をよくする
にも極めて有効である。
〔発明の効果〕
以上説明したように本発明ディスプレイパネルの成膜方
法によれば、より効果的に発光層表面のS空孔をうめる
ことが出来、上部絶縁層との界面に生ずるキャリア遷移
に係る浅いエネルギ準位を減少することができるので素
子の特性が安定化し経時的に安定なELパネルが提供可
能となることから、本発明の実用的価値は大きい。
【図面の簡単な説明】
第1図は本発明の成膜方法実施例を示す原理図、第2図
は他の実施例を示す原理図、 図中、2と6はそれぞれ透明電極と背面電極、3と5は
絶縁層、 4は発光層、 10は発光層形成のパネル基板、 及び16は電離空間である。 代理人 弁理士 井 桁 貞 − 渭しH,nへ遺方埴実賭金1図潴埋図)第 12 第2 図 )、廷版 ELバ杉し9漕損成歌面図 第3 図 E L/’、尊)彰全光碕゛庄図 第4図

Claims (1)

    【特許請求の範囲】
  1. 透明電極(2)と背面電極(6)間に発光層(4)と絶
    縁層(3)、(5)を配設するELパネルにおいて、前
    記発光層(4)の少なくとも背面電極側絶縁層(5)と
    の界表面を酸素ガスを含む雰囲気中でプラズマ処理する
    ことを特徴とする薄膜ディスプレイパネルの成膜方法。
JP20096185A 1985-09-11 1985-09-11 薄膜デイスプレイパネルの成膜方法 Pending JPS62269986A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20096185A JPS62269986A (ja) 1985-09-11 1985-09-11 薄膜デイスプレイパネルの成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20096185A JPS62269986A (ja) 1985-09-11 1985-09-11 薄膜デイスプレイパネルの成膜方法

Publications (1)

Publication Number Publication Date
JPS62269986A true JPS62269986A (ja) 1987-11-24

Family

ID=16433187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20096185A Pending JPS62269986A (ja) 1985-09-11 1985-09-11 薄膜デイスプレイパネルの成膜方法

Country Status (1)

Country Link
JP (1) JPS62269986A (ja)

Similar Documents

Publication Publication Date Title
JPS60182692A (ja) 薄膜el素子とその製造方法
JPS62269986A (ja) 薄膜デイスプレイパネルの成膜方法
JPH08162273A (ja) 薄膜el素子
JPS6359519B2 (ja)
JPS6298597A (ja) 薄膜el素子
JPS61121290A (ja) 薄膜el素子の製法
JPS6147096A (ja) 薄膜el素子の製造方法
JPH07130469A (ja) エレクトロルミネッセンス素子及びエレクトロルミネッセンス素子の製造方法
JP3976892B2 (ja) 薄膜el素子
JPS6345797A (ja) 薄膜発光素子
JP2730931B2 (ja) 薄膜el素子
JPH0824071B2 (ja) 薄膜エレクトロルミネセンス素子
JPH046279B2 (ja)
JPH0516158B2 (ja)
JPS60172196A (ja) エレクトロルミネセンス素子およびその製造法
JPS6158194A (ja) ZnS:Mn薄膜EL素子の製法
JPS61253797A (ja) エレクトロルミネセンス素子の製造方法
JPS6196696A (ja) 薄膜el素子の製造方法
JPH05152069A (ja) 薄膜el素子及びその製造方法
JPH02306591A (ja) 薄膜el素子の製造法
JPS6244986A (ja) 薄膜el素子の製造方法
JPS6314833B2 (ja)
JPH0532877B2 (ja)
JPS6147097A (ja) エレクトロルミネセンス素子
JPH06251873A (ja) エレクトロルミネッセンス素子の形成方法