JPS62269428A

JPS62269428A - Ａｇｃ回路

Info

Publication number: JPS62269428A
Application number: JP11255886A
Authority: JP
Inventors: Iwao Asahi; 朝日　岩雄
Original assignee: Ohkura Electric Co Ltd
Current assignee: Ohkura Electric Co Ltd
Priority date: 1986-05-19
Filing date: 1986-05-19
Publication date: 1987-11-21
Also published as: JPH0311136B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 −゛−−−１ノ本発明は、高速データ伝送に適するＡＧＣ回路に関し、
特に時定数が自動的に変更されるＡＧＣ回路に関する。

良釆五韮遺高速データ伝送では、データ受信の前に受信器が送信器
から所定のトレーニング信号を受信し受信器内で回線等
化等の初期設定を行なう。受信器入力点の信号レベルは
、伝送回線の経路・品質會状態等により大幅に異なり且
つ変動するので、確実な初期設定及び良好な受信のため
にはＡＧＣ回路を設けて信号レベルを一定にする必要が
ある。

しかし、トレーニング信号の長さは一定であるからＡＧ
Ｃ回路はできるだけ速く安定状態にはいり初期設定を終
えなければならない。第１図を参照するに、ＡＧＣ回路
は一般に信号増幅器２の出力の絶対値を主積分器５によ
り積分し、積分器出力と基準値Ｖｓとの差Ｖにより信号
増幅器２を制御する。このため、ＡＧＣ回路の高速安定
には、積分器５の速い応答が必要とされる。積分器の応
答は、第２図のステップ応答に示される様に、時定数が
短い収速イいことが知られている。従って、ＡＧＣ回路
の早期安定化の面からは積分器の時定数の短いことが要
求される。

他方、一旦安定状！Ｅに入った後は入力信号に対して無
用な波形歪を発生させないため、入力信号の変調波によ
るレベル変動に列しＡＧＣ回路の増幅率を変化させない
ことが望ましい。定常時のレベル変動に対するＡＧＣ回
路の増幅率の変化を抑制するには、ＡＧＣ回路積分器の
時定数の長いことが望ましいことは、第２図のステップ
応答からも予想される。また、受信開始時の速い応答か
ら定常受信時の遅い応答への切換えも段階的に順次行う
ことが望ましく、急速にｖノ換えたのでは不安定となる
恐れがある。

要するに、ＡＧＣ回路積分器の時定数には二律背反的な
要求がある。即ち、迅速な初期設定のために短くあるべ
しとする要求と定常時安定のために長くあるべしとする
要求である。

更に、信号伝送中に回線で不ηｆ避的に偶発する信号ｌ
／ベルの瞬断に対しては、その影響を抑えるため速い応
答が要求され、この面からはＡＧＣ回路積分器の時定数
の短いことが望ましい。

上記の二律背反的要求を解決するため、特公昭５４−２
９８５８号公報は、ＡＧＣ回路に積分器の時定数を変化
させる手段を設け、別途設ける搬送波信号の断を検出す
る手段により、搬送波の断の時にのみ積分器の時定数を
短くする技術を開示した。しかしこの公報の技術には、
断を検出する手段が別途心安となり装置が複雑となるこ
と、短い時定数から長い時定数への安定的遷移方法が示
されていないので実用に適しないこと等の問題がある。

−　が解決しようと　る問題点従って、本発明が解決しようとする問題点は、受信開始
時の応答が速く、定常受信時の応答が安定であり、瞬断
時の応答が速く、しかも速い応答から８い応答−安定的
に遷移するＡＧＣ回路を提供するにある。

バ　ぐ−尖　るための− 第１図を参照するに、本発明に使われるＡＧＣ回路にお
いては、信−）増幅器２の出力を絶対値回路４に加えた
・のち時定数ｎ（変の主積分器５に印加し、比較器１８
により抽出された主積分器５の出力と基準電圧Ｖｓとの
差Ｖを前記信号増幅器２に印加することによりその利１
！）を制御する。本発明によれば、前記絶対値回路４の
出力を副積分器１１に接続し、前記主積分器５及び前記
副積分ｉｌｌの出力を制御器１７に接続する。好まＬ　
＜は、絶対値回路４と副積分器１１との「１１１に常時
開路の開閉スイッチ１０を挿入する。前記制御器１７が
発生する一定値の初期用カマ。と前記１ミ積分器４の出
力を＋ｉＴＪ換スイッチ１Ｂにより選択的に前記比較器
１８へ印加する。

ＡＧＣｍ路入力がないときは前記切換スイッチ１６を介
して前記制御器１７の初期用カマ。を前記比較器１８へ
印加する。前記主積分器５の出力ｍが前記制御器初期用
カマ。以上に増大したことを前記制御器１７が検出した
ときに、前記スイッチ１８を切換えて主積分器４の出力
ｍを前記比較器１８へ印加した後前記主積分器５の時定
数を順次増大させる。また、前記副積分器ｌｌの出力ｎ
と前記主積分器５の出力ｍとの差が一定値Ｘ以上に増大
したことを前記制御器１７が検出したときに、前記差を
Ｘだけ補正する様に前記主積分器５内レジスタ８の内容
を変化させる。

■ まず−・定時間無信号の後、入力端子にＡＧＣ制御範囲
内のレベルの信号が入力した場合の動作を説明する。

第１図及び第３図を参照するに、主積分器５は異なる時
定数Ｔ１．　Ｔ２）Ｔ３．　Ｔ４をとり得るものとしそ
の値は前記順序で長くなりＴＩが最も短いものとする。

信号増幅器２の入力端子１において一定時間無信号状態
があると、下積分器５の時定数は以丁に説明する様に最
短の値Ｔ１をとる。入力端子１が無信号であるとき、即
ち入力信号ＩＮが有意レベル以Ｆであるときは、切換ス
イッチ１６が制御器１７側にあって制御器端子ｃｌから
の初期出カマ。を比較器１８に印加し、開閉スイッチ１
０がＯＦＦ位置にあり１積分器１１は絶対値回路４から
切離されている。

］−、記初期出カマ。は、入力端子ｌにおける入力信号
ＩＮが有意レベルに達したときに、制御器１７の端子ｃ
２に加えられる主積分器５の出力ｍがマ０より大きくな
る様に選ばれる。時刻ｔ１に有意信号が入力すると、主
積分器５はその時定数が最も短いＴＩであるから素速く
応答し、その出力ｍが制御器初期出力Ｖ。以−Ｌに達す
る。このとき制御器１７は、主積分器５内レジスタ８の
内容を副積分器ｌｌ内しジスタ日へ転送し１１つ主積分
器の時定数をＴ２に切換えると共に切換スイッチ１６を
主積分器５側に切換えさらに開閉スイッチ１０を閉成す
る。

図示例においては、主積分器５と１積分器１１どの積分
開始時点の同期を確保し、」−肥土積分器５の出力ｍと
１積分器１１の出力ｎとが同一時間内の入力に対する積
分イイ１となる様にするため、開閉スイッチ１０を用い
ているが、回路を簡単にするためにはこの開閉スイフチ
１０を省略してもよい。

制御器１７は、主積分器出力ｍがほぼ安定するに要する
一定時間後に主積分器５の時定数をＴ３に切換え、その
後さらに１−記出力ｍの安定に要する一定時間後にその
時定数を７４に切換える。第３図の例では、主積分器５
の時定数がＴ４となった時点でＡＧＣ回路は定常動作に
入り、自動利得制御の増幅を受けた出力信号ＯＵＴが出
力端子３に加えられる。同図の比較器出力カーブＶに示
される様に、主積分器５の時定数をＴｌからＴ４へ順次
長いものに切換えることにより、同図の破線で示される
積分器時定数一定で切換なしの場合に比し、ＡＧＣの出
力レベルは著しく速やかに安定する。

なお制御器１７は、」−記切換スチイッチ１６の切換え
と同時に着信検出の信号を情報として出力することもで
きる。

次に急激なＡＧＣ回路入力信号の−Ｉｎ　Ｊｌ　、下降
、又はレベル断の場合の動作を説明する。

定常状態ではＡＧＣ出力信号に無用な波形歪を生しさせ
ないため、主積分器５に長い時定数丁４を割当て、変調
波によるレベル変動に対しては信号増幅器２の制御信号
■が動くことのない様にしている。しかし、このままで
は」−記の信号レベル急変に対する応答が遅くなる。

信号レベル急変にも迅速に対応するため、本命明によれ
ば、短い時定数例えばＴ２が割当てられた」−記副積分
器１１を主積分器５と並列に絶対値回路４に接続し、１
積分器１１の出力ｎを制御器１７の端子ｃ３に印加する
。２８４図を参照するに、レベル断等により端子ｃ３に
おける１積分器１１の出力ｎが端子ｃ２における主積分
器出力ｍに比し、一定値、例えばＸ　ｄＢ以七相違した
時には、制御器Ｉ７が信号増幅器２の出力をしてＸｄ口
だけ変化させる様に主積分器５の遅延素子、即ち図示例
のレジスタ８の内容に変更を加える。

第５図に示される様に、信号増幅器２が増幅特性の直線
部分で動作している場合には、その利得の変化分ΔＭに
対応する制御１信１）■の変化分ΔＶは信号レベルとは
無関係に一定であるから、ト記ＸｄＢの変化を信号レベ
ルとは無関係に主積分器５の遅延素子の操作により実現
できる。

以上の動作により、本発明のＡＧＣ回路は、信号レベル
の急変に当っても迅速に対応することができる。

制御器１７は、端子ｃ２における主積分器出力ｍがレベ
ル断相当値として予め設定した値例えば上記初期出力Ｖ
。以下になったときに、主積分回路５の時定数をＴＩと
すると共に開閉スイッチ１０及び切換スイッチ１６を無
信号時の状態に切換える。

こうして、本発明によるＡＧＣ回路は、信号レベル急変
時にも第４図に点線で示される時定数切換えのない場合
に比し、信号レベル回復時に迅速に応答することができ
る。

なお制御器１７は、−に記切換スチイッチ１６及び開閉
スイッチｌＯの無信号時への切換えと同時にレベル断検
出の信号を情報として出力することもできる。

実）１例第１図に示される本発明の実施例は、主積分器５として
増幅器６．７、レジスタ８、及び加算器９からなる構成
を用い、１積分器１１として増幅器１２．１３、レジス
タ１４、及び加算器１５からなる構成を用いるが、これ
らの積分器回路の構成は公知技術に属する。

図示実施例では開閉スイッチｌＯを使用しているが、こ
のスイッチがなくとも主積分器５の出力ｍと１積分器１
１の出力ｎとが回一時間内の入力に対する積分値を与え
ることを確保できる場合には、−Ｉ−記の様に開閉スイ
ッチｌＯを省略して回路構成を簡単にしてもよい。

さらに、以上の説明ではディジタル信号を受信するもの
としたが、アナログ増幅回路においても適当なアナログ
−ディジタル変換器を組込むことにより、本発明のＡＧ
Ｃ回路を使用することができる。

魚貝Ｊと汰ヌ以上詳細に説明した如く、本発明によるＡＧＣ回路は、
時定数を自動的に切換えるので、次の効果を奏する。

（イ）受信開始時の高速応答、定常受信時の安定した応
答、瞬断時の迅速な応答、及び速い応答から遅い応答へ
安定的な遷移が同時に達成される。

（ロ）ＡＧＣ回路において着信検出をすることができる
。

（ハ）ＡＧＣ回路において信号レベル断の検出をするこ
とができる。

【図面の簡単な説明】

第１図は本発明によるＡＧＣ回路の説明図、第２図はス
テップ応答の説明図、第３図及び第４図は動作説明図、
第５図は増幅器動作特性の説明図である。１・・・入力端子、　２・・・信号増幅器、　３・・・
出力端子、　　４・・・絶対値回路、　５・・・主積分
器、８．７，１２．１３・・・増幅器、　８，１４・・
・レジスタ、８．１５・・・加算器、　１０・・・開閉
スイッチ、　１１・・・１積分器、　　１Ｂ・・・切換
スイッチ、　１７・・・制御器、１８・・・比較器。

Claims

【特許請求の範囲】

（１）信号増幅器出力に接続された絶対値回路の出力を
時定数可変の主積分器に加え、比較器により抽出された
該主積分器出力と基準電圧との差を前記信号増幅器に印
加して該増幅器の利得を制御するＡＧＣ回路において、
前記絶対値回路出力に接続された短時定数の副積分器、
前記主積分器及び前記副積分器の出力に接続された制御
器、並びに前記制御器が発生ずる一定値の初期出力と前
記主積分器出力を選択的に前記比較器へ印加する切換ス
イッチを備え、ＡＧＣ回路入力がないときは前記切換ス
イッチを介して前記制御器の初期出力を前記比較器へ印
加し、前記制御器が前記主積分器出力の前記制御器初期
出力以上への増大を検出したときに前記副積分器レジス
タの内容を前記主積分器レジスタの内容と置換し且つ前
記スイッチを切換えて主積分器出力を前記比較器へ印加
した後前記主積分器の時定数を順次増大させ、前記副積
分器出力と前記主積分器出力との差の一定値以上への増
大を検出したときに当該差に相当する分だけ前記主積分
器内レジスタの内容を変化させてなるＡＧＣ回路。
（２）特許請求の範囲第１項記載のＡＧＣ回路において
、前記副積分器と前記絶対値回路との接続に常時開路の
開閉スイッチを挿入し、前記副積分器レジスタの内容を
前記主積分器レジスタの内容と置換するときに前記開閉
スイッチを閉成してなるＡＧＣ回路。
（３）特許請求の範囲用第１項記載のＡＧＣ回路におい
て、前記主積分器出力の前記比較器への印加時に前記制
御器が着信検出信号を出力してなるＡＧＣ回路。
（４）特許請求の範囲第１項記載のＡＧＣ回路において
、前記主積分器の出力が一定値以下に低下した時に前記
制御器がレベル断信号を出力してなるＡＧＣ回路。