JPS62269260A - 事象の通知方式 - Google Patents

事象の通知方式

Info

Publication number
JPS62269260A
JPS62269260A JP11327586A JP11327586A JPS62269260A JP S62269260 A JPS62269260 A JP S62269260A JP 11327586 A JP11327586 A JP 11327586A JP 11327586 A JP11327586 A JP 11327586A JP S62269260 A JPS62269260 A JP S62269260A
Authority
JP
Japan
Prior art keywords
central processing
processing unit
event
event notification
occurrence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11327586A
Other languages
English (en)
Inventor
Masaaki Nishiyama
西山 正顕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP11327586A priority Critical patent/JPS62269260A/ja
Publication of JPS62269260A publication Critical patent/JPS62269260A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 成る中央処理装置1−Aから他の中央処理装置1−Bに
事象発生を通知する場合、成る中央処理装置1−Aが事
象通知レジスタに発生事象を表すデータをn回(n=2
. 3.・・・)書込み、他の中央処理装置1−Bは、
事象発生通知による割込みを受け取ると、事象通知レジ
スタの内容を読取ってリセットするための命令をn回実
行するようにした事象の通知方式である。
〔産業上の利用分野〕
本発明は、成る中央処理装置1−Aから他の中央処理装
置1−Bへの1個又は複数事象の発生通知を同時に行い
得るようにした事象の通知方式に関するものである。
C従来の技術〕 第3図は成る中央処理装置から他の中央処理装置へ事象
発生を通知するためのハードウェア構成の1例を示す図
である。第3図において、1−Aと1−Bは中央処理装
置、2−Aと2−Bはメモリ、3−4  (i=l、 
 2.・・・)は事象i通信回路、4は事象通知レジス
タをそれぞれ示している。メモリ2−Aには中央処理装
置1−Aによって実行されるプログラムAが格納され、
メモリ2−Bには中央処理装置1−Bによって実行され
るプログラムBが格納されている。例えば事象lが発生
すると、中央処理装置1−Aは事象1通信回路3−1に
データ書込みを指令する。この指令を受け取ると、事象
1通信回路3−1は事象通知レジスタ4のビット1をオ
ンにする。事象通知レジスタ4は、データが書き込まれ
ると、事象発生通知割込みを中央処理装置1−Bにかけ
る。この割込みを受け取ると、中央処理装置1−Bは、
リード&リセット命令を実行し、事象通知レジスタ4の
内容を3売み取り、これをリセットする。
ところが、事象通知レジスタ4のリード&リセントのタ
イミングで中央処理装置1−Aが事象通知レジスタ4に
新たな発生事象を示すデータをセットすると、この新た
な発生事象データを中央処理装置1−Bが取り込めない
場合がある。このために従来技術では、事象発生通知の
ために、中央処理装置1−Aが事象発生通知を行うべき
ことを中央処理装置1−Bに通知してから事象通知レジ
スタ4にデータをセットし、中央処理装置1−Bは事象
通知レジスタ4を読み取ってリセットしたらこの旨を中
央処理装置1−Aに通知し、この通知を受け取ると、中
央処理装置1−Aは次の事象発止通知を行うと言うよう
な方法が取られていた。
(解決しようとする問題点〕 上記のような同期手順により同期を取って事象発生を通
知する方法では、同時に生起した複数事象や、ランダム
に発生する事象を効率よく処理することか困難である。
本発明は、この点に鑑みて創作されたものであって、中
央処理装置1−Aでランダムに発生する事象をそのまま
中央処理装置1−Bに通知することを可能とする事象の
通知方式を提供することを目的としている。
〔問題点を解決するための手段〕
要約すると、本発明は次のようなものである。
中央処理装置1−Aは中央処理装置L−Bに通知ずべき
事象の発生を検出した場合、発生事象を表すデータを事
象通知レジスタ4にセットし、所定時間(例えば数μs
)後に再び同一データを事象通知レジスタ4に七ノドす
る。中央処理装置1−Bは、事象発生通知による割込み
を受け付けると、事象通知レジスタ4の内容を読み取っ
てリセットし、所定時間後に再び事象通知レジスタ4の
内容を読み取ってリセットする。その後で、中央処理装
置1−Bは、事象通知レジスタ4の内容を読み取り、そ
の内容がリセット状態でなければ、再び事象通知レジス
タ4の内容を読み取ってリセットする。そして、読み取
った結果をORしたものを通知事象とする。
〔実施例〕
第1図は中央処理装置1−AのプログラムAの制御例を
示す図である。中央処理袋WIBに通知すべき事象1が
発生ずると、第1図(a)のような制御を行う。
■ 事象1に対応する事象通知レジスタ4のビット1を
オンにする命令を発行する。
■ 数μs後に再び事象通知レジスタ4のビ・ノ1−1
をオンにする命令を発行する。
中央処理装置1−Bに通知すべき事象2と事象3が同時
に発生した場合には、第1図(b)のような制御を行う
■ 事象2及び事象3に対応する事象通知レジスタ4の
ビット2及びビット3をオンにする命令を発行する。
■ 数μ Jf、に再び事象通知レジスタ4のビット2
及びピノ1−3をオンにする命令を発行する。
第2図は中央処理装置1−Hのプログラムの制扉側を示
す図である。事象発生通知による割込みを受け取ると、
中央処理装置1−BのプログラムBは下記のような制御
を行う。
■ 事象通知レジスタ4を指定してリード&リセット命
令を発行する。
■ 数μs後に再び事象通知レジスタ4を指定してリー
ド&リセント命令を発行する。
■ 事象通知レジスタ4をリードして結果がゼロ、即ち
事象通知レジスタ4の内容がリセット状態であるか否か
を副べる。Yesのときは■の処理を行い、Noのとき
は■の処理を行う。
■ 事象通知レジスタ4を指定してリード及リセット命
令を発行する。次に■の処理を行う。
■ リードした結果をORしたちのを通知事象とする。
なお、中央処理装置1−BのプログラムBは、連続して
2回同じ事象が通知された場合、−回の事象通知とみな
している。
〔発明の効果〕
以上の説明から明らかなように、本発明によれば、中央
処理装置1−Aが中央処理袋[1,−Bから事象通知確
認等の応答のレスポンスを待つなどといった余分な処理
(レスポンスの悪化の原因となる)なしに、中央処理装
置1−Bに1個又は複数事象を同時に直接通知すること
が出来る。また、事象通知レジスタ4としては市販のペ
リフェラル制御用LSIを使用できるため、筒便に中央
処理装置間でのランダムな複数事象通知を行い得る。
【図面の簡単な説明】
第1図は中央処理装置1−AのプログラムAの制御例を
示す図、第2図は中央処理装置1−BのプログラムBの
制御例、第3図は本発明が適用されるシステムのハード
ウェア構成例を示す図である。 1−Aと1−B・・・中央処理装置、2−八と2−B・
・・メモリ、3−4  (i=1.2.・・・)・・・
事象i通信回路、4・・・事象通知レジスタ。 フ゛クク゛ラムAψ%’19卸仕り 躬1図 ff13[¥Il

Claims (1)

  1. 【特許請求の範囲】 中央処理装置(1−A)と、 中央処理装置(1−B)と、 中央処理装置(1−A)から中央処理装置(1−B)に
    事象を通知するための事象通知レジスタ(4)とを具備
    し、 且つ上記事象通知レジスタ(4)が、発生事象を表すデ
    ータがセットされると上記中央処理装置(1−B)に割
    込みをかけるように構成された計算機システムにおいて
    、 上記中央処理装置(1−A)は、事象発生を通知する際
    、発生事象を表すデータを複数回上記事象通知レジスタ
    (4)にセットするように構成され、上記中央処理装置
    (1−B)は、上記割込みを受け付けると、上記事象通
    知レジスタ(4)の内容を読取ってリセットする処理を
    複数回行い、その後に上記事象通知レジスタ(4)の内
    容を読取り、上記事象通知レジスタ(4)の内容がリセ
    ット状態でない場合には再び上記事象通知レジスタ(4
    )の内容を読取ってリセットする処理を行うように構成
    されていること、 を特徴とする事象の通知方式。
JP11327586A 1986-05-17 1986-05-17 事象の通知方式 Pending JPS62269260A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11327586A JPS62269260A (ja) 1986-05-17 1986-05-17 事象の通知方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11327586A JPS62269260A (ja) 1986-05-17 1986-05-17 事象の通知方式

Publications (1)

Publication Number Publication Date
JPS62269260A true JPS62269260A (ja) 1987-11-21

Family

ID=14608045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11327586A Pending JPS62269260A (ja) 1986-05-17 1986-05-17 事象の通知方式

Country Status (1)

Country Link
JP (1) JPS62269260A (ja)

Similar Documents

Publication Publication Date Title
US7487301B2 (en) Method and system for accelerated access to a memory
JPH08115290A (ja) データ転送装置
JPS62269260A (ja) 事象の通知方式
JPH1131133A (ja) モジュール間の同期方法
JPS61138354A (ja) デユアル・バス型高速デ−タ処理回路
JP2007310731A (ja) データ転送装置及び画像形成装置
JPH0346852A (ja) プロトコル設定方式
JP3262130B2 (ja) 情報処理装置
JPH04245340A (ja) 拡張システム監視方式
JP2002215413A (ja) ファームウェア転送方法およびモジュール間データ伝送システム
JP2001043182A (ja) パラレルバスシステム
JP2821176B2 (ja) 情報処理装置
JP3661609B2 (ja) Scsiインタフェース制御装置およびそのセレクション監視方法
JP3236459B2 (ja) 共通バスのデータ転送における異常処理装置
JPH04654A (ja) バス制御方式
JPH01145745A (ja) ファイルアクセスの排他制御方法
JPS603048A (ja) デ−タ転送制御装置
JPH0567035A (ja) Dma転送におけるデータアライメント方式
JPH03198136A (ja) Dma転送データチェック方式
JPH0388057A (ja) Dmaデータ転送方式
JPH02210515A (ja) システムのリセット方式
JPS61100854A (ja) 信号処理回路
JPH0520261A (ja) 優先制御回路
JPS62145345A (ja) 直接メモリアクセス間隔制御方式
JPS62105257A (ja) デ−タチヤネル割込み制御方式