JPS62263674A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62263674A
JPS62263674A JP10668086A JP10668086A JPS62263674A JP S62263674 A JPS62263674 A JP S62263674A JP 10668086 A JP10668086 A JP 10668086A JP 10668086 A JP10668086 A JP 10668086A JP S62263674 A JPS62263674 A JP S62263674A
Authority
JP
Japan
Prior art keywords
transistor
diode
semiconductor device
substrate
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10668086A
Other languages
English (en)
Inventor
Junichi Nakao
中尾 淳一
Keizo Tani
谷 敬造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10668086A priority Critical patent/JPS62263674A/ja
Publication of JPS62263674A publication Critical patent/JPS62263674A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、コレクタとエミッタ間にフリーホイリングP
N接合ダイオードを内蔵する大電力用バイポーラトラン
ジスタに関するもので、持にダイオードの逆回復時間t
r+−を改善したV4造に係るものである。
(従来の技術) 大電力用バイポーラトランジスタのうち特に空調殿やロ
ボット等のモータドライブに使用されるものは、多くの
場合コレクタとエミッタ間にフリーホイリングダイオー
ドを接続して用いる。 このような従来の大電力用半導
体装置の一例を図面に基づいて説明する。 第9図はフ
リーホイリングダイオードを内蔵する2段ダーリントン
トランジスタの断面図である。 N−N+基板1のN型
領域に前段トランジスタTR1及び後段トランジスタT
R2のそれぞれのP型ベース部2b及び3bと、フリー
ホイリングダイオードD1のP型アノード部4aを同時
に拡散形成後、トランジスタTR1及びTR2のN+梨
型エミッタ2a及び3aを、電流増幅率hFEが所定値
になるよう拡散形成する。 その後、ダイオードD1の
アノード部4aのみ酸化膜をホトエツチングプロセス(
以下PEPと略記する)により孔明けし、ライフタイム
キラーとして白金等を850℃、 1時間の熱処理によ
りアノード部にドープし、キャリアの寿命時間を適当値
にする。 次に酸化膜8を基板面に被着し、電極金属形
成のためのPEPを行い、トランジスタTR1のベース
電極5、前段トランジスタTRIのエミッタ部と後段ト
ランジスタTR2のベース部を結ぶ電極6及び後段トラ
ンジスタTR2のエミッタ部3aとダイオードD1のア
ノード部4aとを結ぶエミッタ電極7を形成する。
ダイオードのアノード部4aとトランジスタTR2のベ
ース部3bとの距離lは70μmで設計されている。
この半導体装置の等両回路を第10図に示す。
ダーリントン接続のトランジスタの電流増幅率は、側々
のトランジスタの電流増幅率の積にほぼ等しく大きな直
となるので、ドライブ電流が小さくてよい。 又このト
ランジスタのコレクタ端子Cとエミッタ端子Eの間に逆
電圧が印加されると、内部の寄生ダイオードに大電流が
流れ、トランジスタを破壊することがあるので、コレク
タ・エミッタ間に高速のダイオード(フリーホイリング
ダイオードと呼ぶ)Dlを接続して使用する。 従来は
トランジスタとフリーホイリングダイオードD1とはそ
れぞれ別チップとし、外部で接続して使用されているが
、その後第9図に示すように、1つの半導体基板にトラ
ンジスタとフリーホイリングダイオードを併設したもの
が開発された(以後ダイオード内蔵の半導体装置と呼ぶ
)。
これらの半導体装置を入電カスイツチング用或いはモー
タドライブ用に使用する場合には、トランジスタの動作
速度を速くする為フリーホイリングダイオードの逆回復
時間trrは小さいことが必要である。 この逆回復時
間 し、は、並列に接続されているトランジスタのベー
ス・エミッタ間の逆バイアス電圧V、8(ベースを基準
にしたエミッタの電位)に依存する。 ダイオード別チ
ップの半導体装置とダイオード内蔵の半導体装置のそれ
ぞれについて逆回復時間trrの逆バイアス電圧■5ヨ
依存性の一例について第11図に示す。 トランジスタ
のコレクタ・エミッタ間に逆電圧が印加されたときのダ
イオード部の動作は、第10図及び第11図に示す通り
VtBが約1.5V以上ではトランジスタ側は動作せず
、ダイオード側のみ電流IAが流れるが、v8が0,5
Vないし1Vでは抵抗R2を通してトランジスタTR2
のベースからコレクタに電流Isが流れる。 本来のト
ランジスタTR2のエミッタとコレクタが逆となり、電
流1日1こよりトランジスタTR2はオンし、オン電流
1゜が流れる。 即ちV Ellが1.5Vより小さい
と、電流(Ie+Ic)が電流IAと同時に流れるため
全般に br特性は悪化する。 第11図に示すように
、ダイオード内蔵の半導体R2iの逆回復特性trr(
・印で示す)は、V E8が0,5vないし1Vでは、
ダイオード別チップの半導体装置(ム印で示す)に比べ
大幅に悪化しており、又VEllが1.5V以上でもt
rr特性は劣っており問題となっている。
(発明が解決しようとする問題点) 前記の通りダイオード内蔵の半導体装置の逆回復特性[
1,は、従来のダイオード別チップの半導体装置の[4
,に比べ悪化して問題となっている。
本発明の目的は、トランジスタのエミッタ・コレクタ間
にフリーホイリングダイオードを内蔵する半導体装置に
おいて、ダイオードの逆回復特性(trr)をダイオー
ド別チップの半導体装置のダイオードの逆回復特性と同
等若しくはそれ以上高速とする構造のダイオード内蔵の
半導体装置を提供することである。
[発明の構成] (問題点を解決するための手段) 本発明は、一導電型半導体基板く一導電型は、N型とす
ることが多いので以後の説明においてN型とする)の一
部領域をコレクタ部とするNPN型バイポーラトランジ
スタと、前記N型半導体基板の一部領!!(前記コレク
タ部と重なる領域とそうでない領域とを含む)をN型カ
ソード部とするフリーホイリングPN接合ダイオードを
形成してなる半導体装置において、前記トランジスタの
P型ベース部と前記ダイオードのP型アノード部とに挾
まれた前記N型基板部分に、ダイオードのP型アノード
部から前記N型基板部分に注入される少数キャリア(正
孔)がトランジスタのP型ベース部に到達するのを実質
的に阻止する注入少数キャリア阻止領域を一介在させた
ことを特徴とする半導体装置である。 注入少数キャリ
ア素子領域は、例えばトランジスタのベース部とダイオ
ードの7ノ一ド部に挾まれるN型基板部分であって且つ
ベース部とアノード部との距ra1[μm]と前記N型
基板部分の比抵抗ρ[Ωcm]のそれぞれの数値lとρ
とが1>30の関係を満たすff?域であってもよいし
、或いは又前記N型基板部分に、互いに分離され且つ外
部電極に直接接続されないフローティング(float
ing)電位の高濃度のN+型層及びP型層を少なくと
もいずれか1つ介在ざぜた領域を注入少数キャリア阻止
領域としてもよい。
(作用〉 ダイオード内蔵の半導体装置とダイオード別チップの半
導体装置とのダイオード逆回復特性 trrの前記の比
較試行結果に基づいて調査した結果、ダイオード内蔵の
半導体装置の前記逆回復特性が大幅に悪化する原因は、
トランジスタのP型ベース部と、ダイオードのP型アノ
ード部と、その両部に挾ま札るN型基板部分とによって
構成される寄生PNPトランジスタQ1が動作するため
と確認された。 従って前記問題点を解決するためには
、この寄生PNPトランジスタのトランジスタ作用を阻
止することである。
このため奇生PNPトランジスタのベース領域として動
作する前記N型基板部分にダイオードのアノード部から
注入される少数キャリアがトランジスタのベース部に到
達するのを実質的に阻止する注入少数キャリア阻止領域
を設ける。 注入少数キャリアを阻止するためには、前
記1〜ランジスタのベース部とダイオードのアノード部
との距離lを十分大きく取るか(l>3ρ)、或いは又
両部の間にフローティング電位のN+型層及びP型層を
少なくともいずれか1つ挿入する。 距離乏を十分大き
く取れば、ダイオードのアノード部より注入された少数
キセリアのうちトランジスタのベース部に向かう少数キ
ャリアは実質的にすべて再結合によって消滅し寄生トラ
ンジスタのトランジスタ作用は止められる。 又注入少
数キャリアは両部の間にN+型層を介在させると、N型
層との界面に形成されるドナーの濃度差による電界と、
N+型型内内おける電子との再結合により、又P型層を
介在させるとPN接合障壁によりトランジスタのベース
部へ到達するのが阻止される。 いずれの場合において
もトランジスタのベース部とダイオードのアノード部と
はそれぞれ独立に形成された乙のと見なすことができ、
ダイオード別チップの半導体装置と同等のダイオードの
逆回復特性がi!?られる。
(実施例) まず従来のトランジスタにおける寄生PNPトランジス
タQ1の動作について第12図及び第13図を参照して
説明する。 第12図において奇生PNPトランジスタ
Q1(破線で示す)は、ダイオードD1のアノード部4
aと、1−ランジスクTR2のベース部3bと、両部に
挾まれたN型基板部分9とから構成される。 第12図
及び第13図において2段ダーリントントランジスタの
エミッタ・コレクタ端子EC間に逆誘起電圧(E−正、
C−1が印加されるとダイオードのアノード部4aに主
電流I、が流れAo 又アノード部4aから奇生トラン
ジスタQ1のベース領域9に電流I2が流れる。 電流
I2により寄生トランジスタQ1は動作し、アノード部
4aよりベース領域9を経てトランジスタのベース部3
bに電流I3が流れる。 本来の後段トランジスタTR
2のエミッタとコレクタを逆にしたl−ランジスタをQ
2とすると、電流I、はトランジスタQ2のベース電流
の動きをし更に電流I4が流れ、従って合計電流は(I
l+12±13+Ia)となりダイオードD1の逆回復
特性(0,が悪化すると考えられる。
次に寄生トランジスタQ1のベース部9の厚さ即ちトラ
ンジスタTR2のベース部3bとダイオードD1の7ノ
一ド部4aとの距Miと、ベース部9の比抵抗を変えて
、寄生トランジスタQ1のトランジスタ動作が阻止され
る条件を調べた。
第1図はこの試行に使用したダイオード内蔵の半導体装
置で、本発明の第1の実施例の半導体装置を含む、、 
第2図はその電気等価回路を示す。
なお第1及び第2図において第9図及び第12図と同一
符号は同一部分をあられす。 まず、N−N3基板1の
N型領域の比抵抗ρを一定にし、距2iIlを変化した
ときの試行の一例について説明する。 寄生トランジス
タQ1のベース部9の比抵抗(前記N型領域の比抵抗と
同じ)を50Ωcmとし、距Ifを70u m 、  
100# m及び150μmと増加し、それぞれについ
てV Elfと逆回復時間 t rrを測定した。 第
3図にその結果を示す。 ・印点を結んだ折れ線は℃=
70μmの場合、同様にム印は100μm、x印は15
0μmの場合の結果である。
試行結果より距Wi1の増加に伴ない逆回復時間シ4、
は短くなり、距離lが一定値を超えるとダイオード別チ
ップの半導体装置のjrr  V=g特性とほぼ同一に
なることが確認された。 次にN型基板部分9の比抵抗
ρの箱を変えた場合の試行結果の一例を第4図に示す。
 ・印点を結ぶ折れ線は、比抵抗ρが20Ωcmで距’
111が70μmの場合で、同様に■印は200cm、
  15Jzm、 x印は50Ωcm。
150μm、ム印は11000a、  150μm及び
◎印は100Ωam、  250μmの場合のそれぞれ
のtrr−V EB特性の結果を示す。 ×、・、■及
び◎印のそれぞれの各点を結ぶ折れ線は重なる。 この
結果、N型基板部分の比抵抗ρが100Ωcmのものは
距離1が200μm以上なければダイオード別チップの
半導体装置と同等のt77− V E8特性が得られな
い。
以上の試行結果等より、寄主トランジスタのトランジス
タ動作を阻止するためには、\型基板の比抵抗ρΩcm
を3屯し、ダイオードの7ノ一ド部とトランジスタのベ
ース部との間の距離りμmは、3Ωμm必要と考える。
 なおρはΩcmで表した基板の比抵抗の数値である。
 寄生トランジスタQ1のベース部90幅lがこの条件
を満たせばダイオードのアノ−1ζ部4aからベース部
9に注入された少数キャリア(正孔〉のうちトランジス
タのベース部3bに向かう少数キャリアは、走行中再結
合により実質的にリベてC肖滅し奇生トランジスタQ1
のトランジスタ動作は阻止される。
次に本発明の第2の実施例について第5図を参照して説
明する。 同図は本発明の半導体装置の奇生トランジス
タQ1近1角の部分拡大断面図である。 省略した部分
は第1図に示す半導体装置と同じである。 ダイオード
D1のアノード部4aとトランジスタTR2のベース部
3bとに挾まれた基板部分に互いに分離され且つ外部電
極に直接接続されていない2つのP型層11a及び11
bを設けたことが第1図の装置と相違する。 この半導
体装置の製造方法の概要は次の通りである。
N−N+半導体基板1(N領域の比抵抗ρは500cm
)にダイオードのP型アノード部4a、トランジスタT
R1,TR2のP型ベース部2b。
3b及びフローティングP型層11a、11bを同時拡
散形成(深さ20μm、不純物濃度N5−5X 101
1′/ (J13)する。 次に1〜ランジスタTR1
゜TR2のN型上ミツ9部2a 、3aを所定のり。
になるよう拡散形成(深さ1011m、不純物濃度N 
5 =  ix 102o/ Cm’ )する。 更ニ
タイオートのアノード部4aのみPEPにより孔明けを
行い、金又は白金を拡散源にして850〜950℃、 
1時間程度のライフタイムコントロールを実施し、ダイ
オード逆回復特性tヶの高速化を行う。 拡散工程完了
後所定領域の孔明けを行い電極を形成する。
なおダイオードのアノード部4aとトランジスタベース
部3bとの距11は100μmとする。
第6図に本発明の第3の実施例を示す。 これは第2の
実施例に類似しているが、ダイオードD1のアノード部
4aの拡散深さがトランジスタのベース部3bの拡散深
さより深くなっている。
ダイオードのアノード部深さ40〜45μm、不純物温
度N S = 5x 1018/ cm3に拡散形成後
、トランジスタのベース部2b、3b及びフローティン
グP型層11a、11bを深さ20μm不純物濃度N 
5 = 5x 1018/ Cm3に拡散形成する。 
エミッタ拡散工程等それ以降の工程及びN型基板部分の
比抵抗ρ(50Ωcm) 、距fliA (100μm
)は第2の実施例と同一である。
第7図は本発明の第4の実施例で、互いに分離されたフ
ローティング電位のP型層、N“型層及びP型層の三重
構造のものでその他については第2又は第3の実施例と
同一である。
第2.第3及び第4の実施例の半導体装置について逆回
復時間[1,とv t8との関係を測定した結果を第8
図に示す。 同図で閣印点を結ぶ折れ線は第2の実施例
の場合、同様にX印は第3の実施例、◎印は第4の実施
例の場合の結果である。
なお比較のため、従来のダイオード内蔵の半導体装置(
・印)及びダイオード別チップの半導体装置(ム印)に
ついて同様の測定を行った結果を示す。 本発明の第2
の実施例(m印)とダイオード別チップの半導体装置(
ム印)との し、ゎ−VEI+特性は同等である。 ト
ランジスタのベース部とダイオードのアノード部との距
mlが100μmであってもフローティングP型層の影
響により寄生PNPトランジスタQ1の動作は行われて
ないことがわかり、第1の実施例に比較しチップ面積を
小さくできる。 さらにダイオードのアノード部の拡散
深さを従来よりも深くした第3及び第4の実施例の半導
体装置は、第1の実施例よりも良好な結果を得ることが
できた。
前記の説明はNPN型2段ダーリントントランジスタに
関して行ったが、本発明はPNP型のトランジスタ、1
段のトランジスタ或いは3段以上のダーリントン]−ラ
ンジスタの場合でも同様の効果が得られることは勿論で
ある。
[発明の効果] 従来のダイオード内蔵の半導体装置の逆回復特性【2.
は、ダイオード別チップの半導体装置のし、に比し大幅
に悪化する。 この原因は、トランジスタのP型ベース
部と、ダイオードのP型アノード部と、両部に挾まれる
N型基板部分とから成る奇生PNPトランジスタ動作の
影響によるものである。 本発明の半導体装置において
は、奇生トランジスタのベース部となる前記N型基板部
分の厚さ1(前記両部門の距離1)を十分大きくとる(
l>3ρ)か、或いはN型基板部分にフローティングP
型層、N+望府或いはこれらの混合層を介在させて、注
入少数キャリア阻止領域を形成したので、寄生トランジ
スタのトランジスタ動作は停止され、ダイオード別チッ
プの半導体装置と同等の逆回復特性が得られた。 又ダ
イオードの7ノ一ド部の拡散深さをトランジスタのベー
ス部の拡散深さより深くすることにより同等以上に良い
逆回復特性が得られた。
又低いV EQ雷電圧、良いダイオード逆回復特性が1
9られるので、本半導体装置使用時の周辺回路の電圧を
低下使用できる利点がある。
【図面の簡単な説明】
第1図は本発明の半導体装置の第1の実施例を示す断面
図、第2図はその′8価回路図、第3図及び第4図は本
発明の半導体装置を含む各種半導体装置の逆回復時間t
rrとV =aとの関係を示す特性図、第5図、第6図
及び第7図はそれぞれ本発明の第2.第3及び第4の実
施例の半導体装置の部分拡大断面図、第8図は本発明の
第2.第3及び第4の実施例の半導体装置の逆回復時間
[0,とV ERどの関係を示ず11性図、第9図は従
来の半導体装置の断面図、第10図はその等価回路図、
第11図は従来の半導体装置の逆回復時間t6とV E
Rとの関係を示ず特性図、第12図及び第13図は従来
の半導体装置の寄生トランジスタを説明するための半導
体装置の断面図及びその等衛回路図である。 1・・・一導電型半導体基板(N−N+型型半導体根板
、 3b・・・後段トランジスタのベース部、4a・・
・ダイオードの反対導電型部(アノード部)、9・・・
トランジスタのベース部とダイオードの反対導電型部(
アノード部)とに挾まれた基板部分(l〉3ρのとき本
発明の注入少数キャリア阻止領域となる)、 11a、
11b・・・注入少数キャリア阻止′A滅くフローティ
ングP型頭域)、TR1・・・前段トランジスタ、 T
R2・・・後段トランジスタ、 Dl・・・フリーホイ
リングPN接合ダイオード、 Ql・・・寄生トランジ
スタ。 特許出願人 株式会社 東  芝 第1図 第2図 VF6 (V) 第3図 第5図 第6図 第7図 第9図 第10図 第11図    ■εB(v)

Claims (1)

  1. 【特許請求の範囲】 1 一導電型半導体基板に、該基板の一部領域をコレク
    タ部とするバイポーラトランジスタと該基板の一部領域
    を一導電型部とするフリーホイリングPN接合ダイオー
    ドとを形成してなる半導体装置において、該トランジス
    タのベース部と該PN接合ダイオードの反対導電型部と
    に挾まれた該基板部分に、該PN接合ダイオードの反対
    導電型部より該基板部分に注入される少数キャリアが該
    トランジスタのベース部へ到達するのを実質的に阻止す
    る注入少数キャリア阻止領域を介在させたことを特徴す
    る半導体装置。 2 前記注入少数キャリア阻止領域が、該トランジスタ
    のベース部と該PN接合ダイオードの反対導電型部とに
    挾まれた該基板部分であつて且つベース部と反対導電型
    部との距離l[μm]と該基板部分の比抵抗ρ[Ωcm
    ]のそれぞれの数値lとρとがl>3ρの関係を満たす
    特許請求の範囲第1項記載の半導体装置。 3 注入少数キャリア阻止領域が、該トランジスタのベ
    ース部と該PN接合ダイオードの反対導電型部とに挾ま
    れた該基板部分に、互いに分離され且つ外部電極に直接
    接続されていない反対導電型層及び一導電型高濃度層を
    、少なくともいずれか1つ介在させて成る特許請求の範
    囲第1項記載の半導体装置。 4 該PN接合ダイオードの反対導電型部の拡散深さが
    、該トランジスタのベース部の拡散深さよりも浅くない
    特許請求の範囲第1項ないし第3項のいずれか1項に記
    載の半導体装置。
JP10668086A 1986-05-12 1986-05-12 半導体装置 Pending JPS62263674A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10668086A JPS62263674A (ja) 1986-05-12 1986-05-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10668086A JPS62263674A (ja) 1986-05-12 1986-05-12 半導体装置

Publications (1)

Publication Number Publication Date
JPS62263674A true JPS62263674A (ja) 1987-11-16

Family

ID=14439779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10668086A Pending JPS62263674A (ja) 1986-05-12 1986-05-12 半導体装置

Country Status (1)

Country Link
JP (1) JPS62263674A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01300560A (ja) * 1988-05-27 1989-12-05 Matsushita Electron Corp 半導体装置およびその製造方法
JPH0480047U (ja) * 1990-11-27 1992-07-13

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01300560A (ja) * 1988-05-27 1989-12-05 Matsushita Electron Corp 半導体装置およびその製造方法
JPH0480047U (ja) * 1990-11-27 1992-07-13
JPH087629Y2 (ja) * 1990-11-27 1996-03-04 関西日本電気株式会社 トランジスタ

Similar Documents

Publication Publication Date Title
US7372109B2 (en) Diode and applications thereof
US6590273B2 (en) Semiconductor integrated circuit device and manufacturing method thereof
JP2850801B2 (ja) 半導体素子
KR0159451B1 (ko) 반도체장치의 보호회로
JPH02126669A (ja) 複合mosトランジスタと自由輪ダイオード
US6215135B1 (en) Integrated circuit provided with ESD protection means
KR100334381B1 (ko) 유도성부하소자용집적드라이버회로
JPH02307274A (ja) 半導体装置
JP4431761B2 (ja) Mos型半導体装置
JPH03254159A (ja) 伝導度変調型mosfet
KR100684676B1 (ko) 반도체 집적 회로 장치
JPS62263674A (ja) 半導体装置
JPS63177473A (ja) 縦型mosfet
JPH0654777B2 (ja) ラテラルトランジスタを有する回路
JP3317285B2 (ja) 半導体保護装置とこれを含む半導体装置及びそれらの製造方法
JPH05505060A (ja) 低トリガ電圧scr保護装置及び構造
JP3114317B2 (ja) 半導体装置
JP3158534B2 (ja) 半導体集積回路
JP3932665B2 (ja) 半導体装置
JP3843570B2 (ja) 横型ダイオード
JP4136372B2 (ja) 半導体装置
JPH01106464A (ja) ラッチアップおよび静電放電保護構造
JP3110094B2 (ja) 絶縁ゲート型サイリスタ
JP2526960B2 (ja) 導電変調型mosfet
WO2024121936A1 (ja) Esd保護ダイオードとその構造