JPS62262682A - モ−タの制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は例えばＶＴＦＬのドラムを回転する直流モータ
等に使用して好適なモータの制御回路に関する。

〔発明の概要〕

本発明は例えばｖ’ｒｒｔのドラムを回転する直流モー
タ等に使用して好適なモータの制御回路に於いて、モー
タの回転数を検出し、この検出信号を計測クロックにて
ディジタル信号に変換してディジタル処理部で処理後、
ディジタル−アナログ変換器でディジタル−アナログ変
換してこのモータの回転を制御するようにしたディジタ
ル定値制御系を有し、このモータの立上シ時はこの計測
クロックの周波数を比較的低め、例えば４　ｋＨｚにす
ると共にこのモータの安定時はこの計測クロックの周波
数を高める、例えばＩ　ＭＨｚとするようにしたことに
より、モータの回転を良好に制御すると共に演算処理の
ビット数を減らしてディジタル処理部のカウンタ、レジ
スタ、ラッチ等を減らし、更にディジタル−アナログ変
換器のピット数を減らすことができるようにしたもので
ある。

〔従来の技術〕

従来、ＶＴＲのドラムを回転させるモータの回転速度を
定速度制御するモータの制御回路として、モータの回転
を検出し、この検出信号をデイノタル処理部でディジタ
ル処理後、ディシタルーアナログ変換器でディジタル−
アナログ変換してこのモータの回転を制御するようＫし
たディジタル定値制御系を有する第２図に示す如きもの
が提案されている。即ちこの第２図に於いて、（１）は
例えばＶＴＲのドラムを回転させる・直流モータを示し
、この直流モータ（１）に関連してこのモータ（１）の
回転速度を検出する周波数発電機（２）を設け、この周
波数発電機（２）のセンサー（３）に得られるＷＪ３図
Ａに示す如き、この直流モータ（１）の回転速度に反比
例した周期の・ぐルス信号Ｓｏを増幅回路（４）を介し
てマイクロコンピュータを含むディジタル処理速度検出
部（５）に供給する。このディジタル処理速度検出部（
５）に於いては、この直流モータ（１）の回転速度に反
比例した周期の・ぐルス信号Ｓｏの１周期のウィンド信
号Ｓｌ（第３図Ｂ参照）を形成する。この場合、直流モ
ータ（１）の定速回転時はこの周波数発電機（２）のセ
ンサー（３）よりのパルス信号Ｓｏの周波数を基準周波
数例えば１　ｋＨｚとする。このウィンド信号Ｓ１のウ
ィンド期間Ｔｏに所定周波数例えばＩＭＨｚの計測クロ
ックＳ２の数をカウンターでカウントする。

更にこのディジタル処理速度検出部（５）では速度信号
Ｓとして、１ウィンド期間Ｔｏにカウントした計測クロ
ックＳ２の数をＴＦＧとし、定速時のカウント数をＲＦ
（例えば定速時のパルス信号Ｓｏの周波数が１ｋＨｚで
、計測クロックＳ２が例えばＩＭＨｚのときは１０００
である。）としたとき５＝ＴＦＧ−ＲＦ の計算を行う。これを１６ビツトで計算して（ｏ　ｏ　
ｏ　ｏＨ）〜（ＦＦ’ＦＦＨＩの値で示す。この場合、
周波数発電機（２）のセンサー（３）に得られるＡルス
信号Ｓｏの周波数が１　ｋＨｚのときＳ＝Ｏで（ＯＯＯ
ＯＨ）となシ、（０００１）Ｉ〕〜（７ＦＦＦＨ’）ま
では直流モータ（１１の回転速度が遅いことを示し、〔
ＦＦＦＦＨ〕〜（８ＦＦＦＨ）まではこの直流モータ（
１）の回転速度が速いことを示す。この速度信号Ｓの１
６ビツトのディジタル信号をアナログ信号に変換する積
分形のＤ−Ａ変換器（６）に供給する。このＤ−Ａ変換
器（６）はディジタル処理速度検出部（５）よりの１６
ビツトの速度信号Ｓのデータをデータ処理部（６ａ）に
供給し、このデータ処理部（６ａ）で速度信号Ｓのディ
ジタルデータを絶対値（例えば［ＦＦＦＥＨ］を（：０
Ｏ０２Ｈ）とする。）として１６ビツトのラッチ回路（
６ｂ）に供給し、また速度信号Ｓのデータがプラス（（
ＯＯＯＩＨ）〜（７ＦＦＦＨ））で現在直流モータ（１
１の回転速度が遅いときにはフリップフロップ回路（６
Ｃ）をセットして出力端子に電源電圧例えば５ｖのハイ
レベル信号″′１”が得られる如くし、この速度信号Ｓ
のデータがマイナス（（ｐｒｐＦＨ］〜（８ＦＦＦＨ）
）で現在回転速度が速いのならフリップフロップ回路（
６Ｃ）をリセットして出力端子に例えばＯｖめローレベ
ル信号”Ｏ”が得られる如くする。また（６ｄ）はダウ
ンカウンタを示し、このダウンカウンタ（６ｄ）はラッ
チ回路（６ｂ）に供給された速度信号Ｓのデータをカウ
ントクロック入力端子（６ｅ）より供給される周波数が
例えばＩ　ＭＨｚのカウントクロック信号Ｓ３でカウン
トダウンしていき、その時間だけスイッチ（６ｆ）をオ
ンとし、このときフリップフロップ回路（６Ｃ）の出力
信号のノ＼イレベル信号″１″又はローレベル信号′″
０″を積分回路（６ｇ）に供給し、このスイッチ（６ｆ
）はその他のときはハイインピーダンスとなる。従って
このスイッチ（６ｆ）の出力側に得られる信号Ｓ４は第
４図Ａに示す如くスイッチ（６ｆ）がオンのときはクリ
ップフロップ回路（６Ｃ）の出力信号のハイレベル信号
１１″例えば５Ｖ又はローレベル信号”０′例えばＯｖ
が得られ、その他のときはハイインピーダンスとなシ、
積分回路（６ｇ）のコンデンサＣＫチャージされている
電圧が得られ、このとき積分回路（６ｇ）の出力側には
第４図Ｂに示す如きアナログ信号Ｓ５に変換された信号
が得られる１この積分回路（６ｇ）の出力信号Ｓ５即ち
Ｄ−Ａ変換器（６）の出力信号をドライノモー回路（７
）を介して直流モータ（１）に供給する如くする。この
場合Ｄ−Ａ変換器（６）の出力信号Ｓ５の電圧が高いと
きには直流モータ（１）の回転速度が速くなり、この電
圧が低くなったときＫは減速する。

従って第２図例に於いては直流モータ（１）の回転速度
が一定速度よシ遅いときには、その遅さに応じた時間ス
イッチ（６ｆ）がオンして、フリップフロツブ回路（６
ｃ）の出力のハイレベル膚号“１′が積分回路（６ｇ）
に供給され、それだけこの出力信号Ｓ５の電圧が高くな
り、直流モータ（１）をそれだけ高速で回転し、またこ
の直流モータ（１）が一定速度より速いときには、その
速さに応じた時間、スイッチ（６ｆ）がオンして、フリ
ップフロップ回路（６Ｃ）の出力のローレベル信号′″
０″が積分回路（６ｇ）に供給され、それだけこの出力
信号Ｓ５の電圧が低くなり、直流モータ（１）をそれだ
け減速する様に動作し、フィードノックループが成立ち
サーががかかυ、直流モータ（１）の回転速度が一定と
なるように、即ち速度信号Ｓの計測値がＳ−〇になるよ
うに動作する。従って第２図例に於いては直流モータ（
１）を所定の一定速度で回転することができる。

〔発明が解決しようとする問題点〕

斯る第２図に示す如きディジタル定値制御系を有するモ
ータの制御回路に於いてはディジタル処理速度検出部（
５）を制御系のレギュレーションを良くするため１６ビ
ツトで動作する様に構成しているのでＤ−Ａ変換器（６
）も１６ビツトで構成している。このＤ−Ａ変換器（６
）はビット数の増加に伴いＩＣ（集積回路）化したとき
のチップ面積が増大し、このハードウェアが大きくなる
と共に価格が上がる不都合があった。

本発明は斯る点に鑑み、制御系のレギュレーションを良
くすると共にこのＤ−Ａ変換器ピット数を減らすことが
できるようにすることを目的とする。

〔問題点を解決するための手段〕

本発明モータの制御回路は第１図に示す如くモータ（１
）の回転数を検出し、この検出信号を計測クロックにて
ディジタル信号に変換してディジタル処理部（５）で処
理後、ｒイジタルーアナログ変換器（９）でディジタル
−アナログ変換して、このモータ（１）の回転を制御す
るようにしたディジタル定値制御系を有し、このモータ
（１）の立上り時はこの計測クロックの周波数を比較的
低めにすると共にこのモータｆｌ）の安定時はこの計測
クロックの周波数を高めるようにしたものである。

〔作用〕

本発明に於いてはモータ（１）の立上シ時は周波数発電
機（２）のセンサー（３）よりの検出信号より得られる
ウィンド期間は大きく変動すると共にこの期間は大きい
ので計測クロックの周波数を比較的低い例えば４　ｋＨ
ｚの非定速用計測クロックＳ６としてもこのときはモー
タ（１）の回転速度を良好に制御でき、ディジタル処理
部（５）や及びディジタル−アナログ変換器（９）を夫
々比較的少ないビット数例えば８ピツトで良く、またモ
ータ（１）の定速の安定時はウィンド期間は変動が小さ
いので計測クロックの周波数を比較的高く例えばＩＭＨ
ｚの定速用計測クロックＳ３としてレギュレーションを
良くする様にしてもデイノタルデータ処理部（５）のデ
ータの下位の１〜２ビツトしか変動しないので、このデ
ィジタル処理部（５）及びディジタル−アナログ変換器
（９）を夫夫比較的少ないビット数列えば８ピツトとし
てもモータ（１）の定速回転を良好に制御できる。

〔実施例〕

以下第１図を参照しながら本発明モータの制御回路の一
実施例につき説明しよう。この第１図に於いて、第２図
に対応する部分には同一符号を付し、その詳細説明は省
略する。

この第１図に於いては直流モータ（１）の回転速度を検
出する周波数発電機（２）のセンサー（３）に得られる
第５図Ａに示す如き、この直流モータ（１）の回転速度
に反比例した周期のパルス信号Ｓｏを増幅回路（４）を
介してマイクロコンピュータを含むディジタル処理速度
検出部（５）に供給する。このディジタル処理速度検出
部（５）に於いては、第２図同様にこの直流モータ（１
）の回転速度に反比例した周期のパルス信号Ｓｏの１周
期のウィンド信号Ｓ１（第５図Ｂ参照）を、この・９ル
ス信号Ｓｏの所定周期毎に形成し、このウィンド信号Ｓ
ｌのウィンド期間Ｔｏに計測クロックの数をカウンター
でカウントする。この場合、本例に於いてはこのディジ
タル処理速度検出部（５）のカウンター（５ａ）を８ピ
ツトで構成する。

またこの場合直流モータ（１）の所望の定速回転時はこ
の周波数発電機（２）のセンサー（３）よりのノルス信
号Ｓｏの周波数を基準周波数例えば１　ｋＨｚとなる如
くする。またこのディジタル処理速度検出部（５）では ５＝ＴＦＧ−Ｒ，Ｆ の計算を行い、速度信号Ｓの・データを得、これを１６
ビツトで計算して〔０ＯＯＯＨ〕〜［：ＦＦＦＦＨ］の
値で示す。この場合周波数発電機（２）のセンサー（３
）に得られるノルス信号Ｓｏの周波数が１　ｋＨｚのと
きＳ＝Ｏで〔００００Ｈ〕となり、（”ｏｏｏＩＨ：）
〜（７ＦＦＦＨ）までは直流モータ（１）の回転速度が
所望の一定速度よシ遅いことを示し、（ＦＦＦＦＨ）〜
［８ＦＦＦＨ］まではこの直流モータ（１）の回転速度
はこの一定速度より速いことを示す。

本例に於いては、このディジタル処理速度検出部（５）
のカウンター（５ａ）に供給する計測クロック信号を２
種類設ける。即ち（８ａ）は制御系のレギュレーショ／
が良くなる周波数が比較的高い例えばＩＭＨｚの定速用
計測クロック信号Ｓ３が供給される定速用計測クロック
入力端子を示し、この定速用計測クロック入力端子（８
ａ）を定速−非定速切換スイッチ（１（Ｉの定速側固定
接点（１０ｓ）に接続すると共に非定速用計測クロック
入力端子（８ｂ）に供給される号Ｓ６を定速−非定速切
換スイッチ０Ｉの非定速側固定接点（Ｉｏｎ）に供給し
、この定速−非定速切換スイッチＯＩの可動接点（１０
ａ）　Ｋ得られる信号を計測クロック信号として、この
ディジタル処理速度検出部（５）のカウンター（５ａ）
に供給する如くする。

本例に於いては、このディジタル処理速度検出部（５）
の速度信号Ｓのデータの１６ビツトで計算して下位の８
ピツトと所望の一定速度より速いか遅いかを示す１ビツ
トとの９ピツトを９ビツト構成の積分形Ｄ−Ａ変換器（
６）と同様に構成した積分形Ｄ−Ａ変換器（９）の入力
側即ち９ビツト構成のデータ処理部（９ａ）の入力側に
接続する。このデータ処理部（９ａ）に於いては速度信
号Ｓのディジタルデータを絶対値として、８ピツトのラ
ッチ回路（９ｂ）に供給し、また速度信号Ｓのデータが
一定速度より遅いときにはフリツプフロツプ回路（９ｃ
）をセットして出力端子にハイレベル信号″′１″例え
ば電源電圧の５ｖが得られる如くし、この速度信号Ｓの
データが一定速度より速いときにはフリップフロップ回
路（９Ｃ）をリセットして出力端子にローレベル信号１
０″例えばＯｖが得られる如くする。また（９ｄ）はダ
ウンカウンタを示し、本例に於いてはこのダウンカウン
タ（９ｄ）に供給するカウントクロック信号として定速
−非定速切換スイッチ（ｌ■の可動接点（１０ａ）　Ｋ
得られる計測クロック信号を供給する。このダウンカウ
ンタ（９ｄ）はラッチ回路（９ｂ）に供給された速度信
号Ｓのデータをカウントクロック信号でカウントダウン
していき、その時間だけスイッチ（９ｆ）をオンとし、
このときフリップフロップ回路（９Ｃ）の出力信号のハ
イレベル信号”１”又はローレベル信号”０″を積分回
路（９ｇ）に供給し、このスイッチ（９ｆ）はその他の
ときは・・イインピーダンスとなる。従ってこのスイッ
チ（９ｆ）の出力側に得られる信号Ｓ４は第４図Ａに示
す如くスイッチ（９ｆ）がオンのときは、フリップフロ
ップ回路（９Ｃ）の出力信号のハイレベル信号″′１″
例えば５ｖ又はローレベル信号′″０″例えばＯｖが得
られ、その他のときはその中間の所定の電圧Ｖｏ例えば
２．５ｖが得られ、このとき積分回路（９ｇ）の出力側
には第４図Ｂに示す如きアナログ信号Ｓ５に変換された
信号が得られる。この場合に於いてダウンカウンタ（９
ｄ）に供給されるカウントダウンクロック信号の周期が
例えば２倍になったときにはスイッチ（９ｆ）のオンす
る時間が２倍となり、この出力信号は例えば第６図Ａの
破線で示す如く２倍となり、積分回路（９ｇ）の出力側
に得られる電圧は第６図Ｂに示す如く２倍となる。本例
に於いては、非定速用計測クロック信号Ｓ６の周期を定
速用計測クロック信号Ｓ３の周期の２５０倍としている
ので、非定速用計測クロック信号Ｓ６をダウンカウンタ
（９ｄ）でカウントしているときには定速用計測クロッ
ク信号Ｓ３をカウントしているときに比し積分回路（９
ｇ）の出力電圧は２５０倍となる。また本例に於いては
定速−非定速切換スイッチ００の可動接点（１０ａ）を
ディジタル処理速度検出部（５）に於いて、定速用計測
クロック信号Ｓ３例えばＩＮＩＨｚでカウントして速度
信号Ｓのデータが２以上又は非定速用計測クロック信号
Ｓ６例えば４　ｋＨｚでカウントして２４以上のとき非
定速側固定接点（Ｉｏｎ）に接続し、この定速用計測ク
ロックＳ３でカウントして速度信号Ｓのデータが２８未
満、又は非定速用計測クロック信号Ｓ６でカウントして
２″４未満のときにこの可動接点（１０ａ）を定速側固
定接点（１０ｓ）に接続する如くする。その他は第２図
と同様に構成する。

本例は上述の如く構成されているので、直流モータ（１
）の回転速度が所望の一定速度より遅いときには、その
遅さに応じた時間、スイッチ（９ｆ）がオンしてフリッ
プフロップ回路（９Ｃ）の出力のハイレベル信号″１”
が積分回路（９ｇ）に供給され、それだけこの出力信号
Ｓ５の電圧が高くなり、直流モータ（１）をそれだけ高
速で回転し、またこの直流モータ（１）が一定速度より
速いときには、その速さに応じた時間、スイッチ（６ｆ
）がオンして、フリップフロップ回路（６Ｃ）の出力の
ローレベル信号“０”が積分回路（９ｇ）に供給され、
それだけこの出力信号Ｓ５の電圧が低くなり、直流モー
タ（１）をそれだけ減速する様に動作し、フィード・々
ツクループが成立ちサーがかかかり、直流モータ（１）
の回転速度が一定となる様に、即ち速度信号Ｓの計測値
がＳ＝Ｏになる様（動作する。この場合本例に於いては
直流モータ（１）の立上り時の回転速度は一定速度より
大櫂に遅いので、ディジタル処理速度検出部（５）のカ
ウンター（５ａ）の速度信号のデータが定速用計測クロ
ック信号Ｓ３でカウントして２８以上又は非定速用計測
クロック信号Ｓ６でカウントして２４以上となり、この
ときは定速−非定速切換スイッチａ１の夫々の可動接点
（１０ａ）は夫々非定速側固定接点（Ｉｏｎ）に接続さ
れ、このときディジタル処理速度検出部（５）のカウン
ター及びダウンカウンタ（９ｄ）に周波数が例えば４　
ｋＨｚの非安定用計測クロック信号Ｓ６が供給される。

このときはウィンド期間が第６図ＢにＴ１として示す如
く比較的大きいので、計測クロック信号の周波数が例え
ば４　ｋＨｚと比較的低くても第６図Ｃに示す如く８ビ
ツトのカウンタ（５ａ）の上位まで使用することとなる
。またこの非安定用計測クロック信号Ｓ６の周波数は例
えば４　ｋＨｚで、その周期は１ＭＨｚに比較して２５
０倍となるので積分回路（９ｇ）の出力信号Ｓ５も２５
０倍のレベルとなり、この速度信号Ｓのデータの８ビツ
トがＤ−Ａ変換器（９）に供給され、この８ビツトのみ
Ｋより、直流モータ（１）の回転速度が制御されても良
好な制御ができ、このときＤ−Ａ変換器（９）としては
この８ビツトだけで良い。またこの直流モータ（１）が
略々定速となり、このディジタル処理速度検出部（５）
のカウンタ（５ａ）の速度信号Ｓのデータが定速用計測
クロック信号Ｓ３でカウントして２　、又は非定速用計
測クロック信号Ｓ６でカウントして２４より小さくなっ
たときには定速−非定速切換スイッチ（ＩＣＩの夫々の
可動接点（１０３）は定速側固定接点（１０ｓｌに夫々
接続され、このときはディジタル処理速度検出部（５）
及びダウンカウンタ（９ｄ）に例えばＩ　ＭＨｚの定速
用計測クロック信号Ｓ３（第６図Ｃ参照）が供給され、
このディジタル処理速度検出部（５）のカウンタ（５ａ
）の速度信号ＳのデータがＤ　−Ａ変換器（９）罠供給
されるが、このとき直流モータ（１）の速度変動は小さ
く、回転速度を検゛出するウィンド信号Ｓ１のウィンド
期間は略基準の比較的短かく一定Ｔ２　（第６図Ｂ）と
なり、通常はディジタル処理速度検出部（５）のカウン
タ（５ａ）の速度信号Ｓのデータの下位の１〜２ビツト
しか変動しないので、この下位の８ビツトのみにより直
流モータ（１）の定速回転を良好に制御でき、このとき
Ｄ−Ａ変換器（９）としては例えば８ビツトで良い。従
って本例に依れば直流モータ（１１の立上り時と安定時
とを計測クロック信号の周波数を切換えて、このＤ−Ａ
変換器（９）にディジタル処理速度検出部（５）のカウ
ンタ（５ａ）の速度信号Ｓのデータを供給しているので
、このＤ−Ａ変換器（９）のピット数を大幅に減らして
も良好な回転速度の制御ができ、このＤ−Ａ変換回路（
９）のピット数を大幅に減らすことができ、モータの制
御回路を安価とすることができる。

尚、上述実施例に於いては計測クロック信号の周波数の
切換時に積分形のＤ−Ａ変換器（９）の利得を切換える
のにダウンカウンタ（９ｄ）に供給するカウントダウン
クロック信号の周波数を切換えたが、この代りに積分回
路（９ｇ）のコンデンサＣ及び抵抗器Ｒを切換える様に
してもこのＤ−Ａ変換器（９）の利得を変えることがで
き、このコンデンサＣ及び抵抗器Ｒの値を切換える様に
しても良いことは容易に理解できよう。また本発明は上
述実施例に限らず、本発明の要旨を逸脱することなく、
その他種々の構成が取り得ることは容易に理解できよう
。

〔発明の効果〕

本発明に依れば制御系のレギュレーションを悪化するこ
とな（Ｄ−Ａ変換器（９）のビット数を大幅に減らすこ
とができ、このモータの制御回路を安価に提供すること
ができる利益がある。

【図面の簡単な説明】

第１図は本発明モータの制御回路の一実施例を示す構成
図、第２図は従来のモータの制御回路の例を示す構成図
、第３図、第４図、第５図及び第６図は夫々本発明の説
明に供する線図である。 （１）は直流モータ、（２）は周波数発電機、（３）は
センサー、（５）はディジタル処理速度検出部、（８ａ
）は定速用計測クロック入力端子、（８ｂ）は非定速用
計測クロック入力端子、（１０１は夫１定速−非定速切
換スイッチ、（９）はＤ−Ａ変換器である。

Claims (1)

【特許請求の範囲】
1. モータの回転数を検出し、該検出信号を計測クロックに
   てディジタル信号に変換してディジタル処理部で処理後
   、ディジタル−アナログ変換器でディジタル−アナログ
   変換して、上記モータの回転を制御するようにしたディ
   ジタル定値制御系を有し、上記モータの立上り時は上記
   計測クロックの周波数を比較的低めにすると共に上記モ
   ータの安定時は上記計測クロックの周波数を高めるよう
   にしたことを特徴とするモータの制御回路。