JPS6226105B2 - - Google Patents
Info
- Publication number
- JPS6226105B2 JPS6226105B2 JP9385778A JP9385778A JPS6226105B2 JP S6226105 B2 JPS6226105 B2 JP S6226105B2 JP 9385778 A JP9385778 A JP 9385778A JP 9385778 A JP9385778 A JP 9385778A JP S6226105 B2 JPS6226105 B2 JP S6226105B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- addresses
- written
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 230000005236 sound signal Effects 0.000 description 3
- 125000004122 cyclic group Chemical group 0.000 description 2
- 230000001172 regenerating effect Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】
本発明はPCM（Pulse Code Modulation）に於
ける記憶方式に関する。
ける記憶方式に関する。
PCMとは音響信号のようなアナログ信号を
“０”と“１”とから成るデイジタル信号にコー
ド化することで、このようにコード化して音響信
号を伝送したり記録したりすると、その媒体の中
で発生する歪や混入する雑音などに直接影響を受
けないので、大きいダイナミツクレンジを広い帯
域に亘つて得る事が出来、これを録音再生機に適
用すると、その回転機構から発生する回転むらや
微少振動も問題にならず、極めて忠実度の高い録
音再生が可能となる。
“０”と“１”とから成るデイジタル信号にコー
ド化することで、このようにコード化して音響信
号を伝送したり記録したりすると、その媒体の中
で発生する歪や混入する雑音などに直接影響を受
けないので、大きいダイナミツクレンジを広い帯
域に亘つて得る事が出来、これを録音再生機に適
用すると、その回転機構から発生する回転むらや
微少振動も問題にならず、極めて忠実度の高い録
音再生が可能となる。
一方、PCMは非常に多数の情報量を扱う事と
なるので、現存の固定シングルヘツドのテープレ
コーダは使いものにならない。従つて固定マルチ
ヘツドを用いる方式と現存のVTRと同じ回転ヘ
ツド方式とがある。
なるので、現存の固定シングルヘツドのテープレ
コーダは使いものにならない。従つて固定マルチ
ヘツドを用いる方式と現存のVTRと同じ回転ヘ
ツド方式とがある。
本発明は後者、即ち回転ヘツド方式に於ける記
憶方式に関する。
憶方式に関する。
第１図に回転ヘツド方式に依るPCMシステム
の概略を示す。音源１からのアナログ信号Ａは適
当周期のサンプリングパルスを用いるサンプリン
グ回路２でサンプリングされて階段波信号Ｂとな
り、その階段波信号ＢはAD変換回路３でデイジ
タル信号化され、該変換回路３からのデイジタル
信号ＣはVTR５で磁気テープに記録する為にテ
レビ信号に変換する録音記憶回路４に導かれ、こ
の記憶回路４からはテレビ信号に変換された
PCMコードＤが出力され、このコード信号Ｄは
VTR５で磁気テープに記録される。
の概略を示す。音源１からのアナログ信号Ａは適
当周期のサンプリングパルスを用いるサンプリン
グ回路２でサンプリングされて階段波信号Ｂとな
り、その階段波信号ＢはAD変換回路３でデイジ
タル信号化され、該変換回路３からのデイジタル
信号ＣはVTR５で磁気テープに記録する為にテ
レビ信号に変換する録音記憶回路４に導かれ、こ
の記憶回路４からはテレビ信号に変換された
PCMコードＤが出力され、このコード信号Ｄは
VTR５で磁気テープに記録される。
次にこのようにして磁気テープに記録された
PCMコードＤ信号の再生の場合について説明す
る。VTR５を再生状態で作動させる事に依つて
VTR５からテレビ信号の形態のPCMコードＥが
得られ、このコード信号Ｅは再生記憶回路６に導
かれてテレビ信号からデイジタル信号Ｆに戻さ
れ、そのデイジタル信号ＦはDA変換回路７で階
段波信号Ｇに復調され、更に復調階段波信号Ｇは
復元回路８でアナログ信号Ｈに復元されてスピー
カ９で音声として再生される。
PCMコードＤ信号の再生の場合について説明す
る。VTR５を再生状態で作動させる事に依つて
VTR５からテレビ信号の形態のPCMコードＥが
得られ、このコード信号Ｅは再生記憶回路６に導
かれてテレビ信号からデイジタル信号Ｆに戻さ
れ、そのデイジタル信号ＦはDA変換回路７で階
段波信号Ｇに復調され、更に復調階段波信号Ｇは
復元回路８でアナログ信号Ｈに復元されてスピー
カ９で音声として再生される。
本発明はこのようなPCMシステムに用いる再
生記憶回路６に対するデイジタル信号の書き込
み、読み出しに関する記憶方式を提供するもので
ある。
生記憶回路６に対するデイジタル信号の書き込
み、読み出しに関する記憶方式を提供するもので
ある。
一般にPCMに於てはデータの連続脱落を防止
する為にインターリブが掛けられている。また
VTRを用いたシステムに於てはVTRの記録媒体
のＶ同期信号の期間、及びヘツドの切り換わり期
間にサンプリングしたデータをも忠実に記録する
為に所定の記憶容量を持つバツフアメモリ、即ち
録音記憶回路４が設けられている。具体的数値を
挙げて説明すると、VTRのテレビ信号の1Vは
262.5Hであるが、ヘツドの切り換え前後の不安
定要素を除去する為に17.5Hが用いられる。従つ
て 262.5−17.5＝245(H) 即ち245Hに262.5Hの間にサンプリングされる
全データを記録させる必要があり、このデータ圧
縮の為に録音記憶回路４が必要となる。一方、こ
の記憶回路４では、1Hの期間中にサンプリング
回路２では2.8回サンプルしているので、17.5H期
間では、 2.8×17.5＝49（サンプル） 即ち49サンプルあり、通常PCMではステレオ
であるので、Ｒ，Ｌの２チヤンネル分の98サンプ
ルとなり、一方、１フレームは３個のサンプルか
ら成つているので、 98÷３≒33（サンプル） 即ち少くとも33アドレスの間隔を持つて各デー
タを記憶させる必要がある。本発明に於ては安全
並びに回路設計の都合から40アドレスの間隔を設
けて各データを記憶させている。
する為にインターリブが掛けられている。また
VTRを用いたシステムに於てはVTRの記録媒体
のＶ同期信号の期間、及びヘツドの切り換わり期
間にサンプリングしたデータをも忠実に記録する
為に所定の記憶容量を持つバツフアメモリ、即ち
録音記憶回路４が設けられている。具体的数値を
挙げて説明すると、VTRのテレビ信号の1Vは
262.5Hであるが、ヘツドの切り換え前後の不安
定要素を除去する為に17.5Hが用いられる。従つ
て 262.5−17.5＝245(H) 即ち245Hに262.5Hの間にサンプリングされる
全データを記録させる必要があり、このデータ圧
縮の為に録音記憶回路４が必要となる。一方、こ
の記憶回路４では、1Hの期間中にサンプリング
回路２では2.8回サンプルしているので、17.5H期
間では、 2.8×17.5＝49（サンプル） 即ち49サンプルあり、通常PCMではステレオ
であるので、Ｒ，Ｌの２チヤンネル分の98サンプ
ルとなり、一方、１フレームは３個のサンプルか
ら成つているので、 98÷３≒33（サンプル） 即ち少くとも33アドレスの間隔を持つて各デー
タを記憶させる必要がある。本発明に於ては安全
並びに回路設計の都合から40アドレスの間隔を設
けて各データを記憶させている。
一方、上記したインターリブする際のデータ間
隔は任意であるが、実験的なデータから10データ
間隔もあれば殆どのデータ脱落を補償し得る事が
判明しているが、本発明に於ては16データ間隔を
採つている。
隔は任意であるが、実験的なデータから10データ
間隔もあれば殆どのデータ脱落を補償し得る事が
判明しているが、本発明に於ては16データ間隔を
採つている。
このデータ圧縮の為にAD変換回路３からのデ
イジタル信号を一時的に記憶しそのＶ期間に相当
するデータ量をＶ同期期間並びにヘツド切換期間
を除く期間で読み出す録音記憶回路４に対するデ
ータの書き込み状況を第２図を参照しながら説明
する。AD変換回路３からの到来データは実時間
データであり、そのデータは「L0，R0，L1，
L2，R2，P0」の形態から成つている。L0，L1，
L2は左チヤンネルの０、１、２、番目のデー
タ、R0，R1，R2は右チヤンネルの０、１、２、
番目のデータ、P0はパリテイーコードを示してい
る。本発明に於ては、このデータの「L0」が記
憶回路４の０番地に記憶されたとすると、次のデ
ータ「R0」は40番地に書き込まれ、「L1」は96番
地に、「R1」は168番地に、「L2」は256番地に、
「R2」は360番地に、「P0」は480番地に夫々書き
込まれるようアドレス指定を行なうものである。
即ち、AD変換回路３から到来する1H期間のデー
タ形態は「Ｌ3n+0、Ｒ3n+0、Ｌ3n+1、Ｒ3n+1、Ｌ3n
＋２、Ｒ3n+2、Ｐ3n」で表わされ、 このＬ3n+0を番地「ｍ」に、 Ｒ3n+0を番地「Ｌ3n+0を書き込む番地＋Ｂ」（即
ち、ｍ＋Ｂ番地）に、 Ｌ3n+1を番地「Ｒ3n+0を書き込む番地＋（Ｂ＋Ｄ×
１）」に、 Ｒ3n+1を番地「Ｌ3n+1を書き込む番地＋（Ｂ＋Ｄ×
２）」に、 Ｌ3n+2を番地「Ｒ3n+1を書き込む番地＋（Ｂ＋Ｄ×
３）」に、 Ｒ3n+2を番地「Ｌ3n+2を書き込む番地＋（Ｂ＋Ｄ×
４）」に、 Ｐ3nを番地「Ｒ3n+2を書き込む番地＋（Ｂ＋Ｄ×
５）」に、 書き込むようアドレス指定を行なうものであ
る。ここで、ｍは整数（…−１、０、１、２
…）、Ｂはバツフア用のアドレス間隔、Ｄはイン
ターリブ間隔である。従つて、各番地40、96、
168、256、360、480の由来はｍ＝０で、Ｂ＝40、
Ｄ＝16とすると次の通りである。
イジタル信号を一時的に記憶しそのＶ期間に相当
するデータ量をＶ同期期間並びにヘツド切換期間
を除く期間で読み出す録音記憶回路４に対するデ
ータの書き込み状況を第２図を参照しながら説明
する。AD変換回路３からの到来データは実時間
データであり、そのデータは「L0，R0，L1，
L2，R2，P0」の形態から成つている。L0，L1，
L2は左チヤンネルの０、１、２、番目のデー
タ、R0，R1，R2は右チヤンネルの０、１、２、
番目のデータ、P0はパリテイーコードを示してい
る。本発明に於ては、このデータの「L0」が記
憶回路４の０番地に記憶されたとすると、次のデ
ータ「R0」は40番地に書き込まれ、「L1」は96番
地に、「R1」は168番地に、「L2」は256番地に、
「R2」は360番地に、「P0」は480番地に夫々書き
込まれるようアドレス指定を行なうものである。
即ち、AD変換回路３から到来する1H期間のデー
タ形態は「Ｌ3n+0、Ｒ3n+0、Ｌ3n+1、Ｒ3n+1、Ｌ3n
＋２、Ｒ3n+2、Ｐ3n」で表わされ、 このＬ3n+0を番地「ｍ」に、 Ｒ3n+0を番地「Ｌ3n+0を書き込む番地＋Ｂ」（即
ち、ｍ＋Ｂ番地）に、 Ｌ3n+1を番地「Ｒ3n+0を書き込む番地＋（Ｂ＋Ｄ×
１）」に、 Ｒ3n+1を番地「Ｌ3n+1を書き込む番地＋（Ｂ＋Ｄ×
２）」に、 Ｌ3n+2を番地「Ｒ3n+1を書き込む番地＋（Ｂ＋Ｄ×
３）」に、 Ｒ3n+2を番地「Ｌ3n+2を書き込む番地＋（Ｂ＋Ｄ×
４）」に、 Ｐ3nを番地「Ｒ3n+2を書き込む番地＋（Ｂ＋Ｄ×
５）」に、 書き込むようアドレス指定を行なうものであ
る。ここで、ｍは整数（…−１、０、１、２
…）、Ｂはバツフア用のアドレス間隔、Ｄはイン
ターリブ間隔である。従つて、各番地40、96、
168、256、360、480の由来はｍ＝０で、Ｂ＝40、
Ｄ＝16とすると次の通りである。
40＝０＋40
96＝40＋40＋16×１
168＝96＋40＋16×２
256＝168＋40＋16×３
360＝256＋40＋16×４
480＝360＋40＋16×５
この一連のデータ「L0，R0，L1，R1，L2，
R2，P0」のデータに続くデータ、即ち「L3，
R3，L4，R4，L5，R5，P3」はこの第２図からも
明らかな如く、各次番地、即ち１、41、57、97、
169、257、361、481、各番地に順次書き込まれて
行く。
R2，P0」のデータに続くデータ、即ち「L3，
R3，L4，R4，L5，R5，P3」はこの第２図からも
明らかな如く、各次番地、即ち１、41、57、97、
169、257、361、481、各番地に順次書き込まれて
行く。
尚、この録音記憶回路４は本実施例では最高
511番地を有しており、この511番地にデータが書
き込まれると、その次に到来するデータは０番地
に戻つて書き込まれるサイクリツクアドレス方式
が採用されている。
511番地を有しており、この511番地にデータが書
き込まれると、その次に到来するデータは０番地
に戻つて書き込まれるサイクリツクアドレス方式
が採用されている。
一方、この録音記憶回路４に書き込まれたデー
タの読み出しは次のように行われる。即ち第１番
目には０番地に記憶されている内容が読み出さ
れ、次は24番地の内容が、以後64番地、120番
地、192番地、280番地、384番地の内容が夫々順
次読み出される。これ等の各読み出し番地は夫々
次の関係がある。
タの読み出しは次のように行われる。即ち第１番
目には０番地に記憶されている内容が読み出さ
れ、次は24番地の内容が、以後64番地、120番
地、192番地、280番地、384番地の内容が夫々順
次読み出される。これ等の各読み出し番地は夫々
次の関係がある。
０＝実時間読み出し
24＝40−16×１
64＝96−16×２
120＝168−16×３
192＝256−16×４
280＝360−16×５
384＝480−16×６
この各読み出し番地、０、24、…、384には、
一連のデータのうちL0，R-48，L-95，L-143，
L-190，R-238，P-288が夫々予め記憶されており、
これ等のデータ「L0，R-48，L-96，R-143，
L-190，R-239，P-288」が録音記憶回路４から順次
読み出され、この７個のデータがテレビ信号の
1H期間信号と対となつてVTR５に送られテレビ
信号の形態でPCMコード化された音声信号が記
録される。
一連のデータのうちL0，R-48，L-95，L-143，
L-190，R-238，P-288が夫々予め記憶されており、
これ等のデータ「L0，R-48，L-96，R-143，
L-190，R-239，P-288」が録音記憶回路４から順次
読み出され、この７個のデータがテレビ信号の
1H期間信号と対となつてVTR５に送られテレビ
信号の形態でPCMコード化された音声信号が記
録される。
参考の為に実時間データとVTR５で実際に記
録される記録データとの対比を第３図に示す。第
３図イが実時間データ、ロが記録データで、この
両データイ，ロとの間には次のような関係があ
る。
録される記録データとの対比を第３図に示す。第
３図イが実時間データ、ロが記録データで、この
両データイ，ロとの間には次のような関係があ
る。
L0＝L0
R-48＝Ｒ0-16×3×1
L-95＝Ｌ1-16×3×2
R-143＝Ｒ1-16×3×3
L-190＝Ｌ2-16×3×4
R-238＝Ｒ2-16×3×5
P-288＝Ｐ0-16×3×6
これ等の関係式で用いる“16”はインターリブ
間隔であり、また“３”は１フレーム内の各チヤ
ンネル毎のデータ数であり、“１〜６”は各デー
タ間隔を順次拡げる為の倍数を示している。
間隔であり、また“３”は１フレーム内の各チヤ
ンネル毎のデータ数であり、“１〜６”は各デー
タ間隔を順次拡げる為の倍数を示している。
尚この録音記憶回路４の最終番地、511番地の
内容が読み出されると、その次は０番地に戻る事
は書き込みの場合と同様である。
内容が読み出されると、その次は０番地に戻る事
は書き込みの場合と同様である。
以上に説明したように録音記憶回路４には実時
間データイを、少くともVTR５の記録媒体のＶ
同期信号の期間及びヘツドの切り換えの期間にサ
ンプリング回路２でサンプリングしたデータを記
憶出来るアドレス数を夫々有した番地に点在書き
込みし、またこの録音記憶回路４からは、上記実
時間データを点在書き込みした番地より夫々イン
ターリブ間隔だけ若い番地から遂時データを抽出
して記録データロを再構成している。
間データイを、少くともVTR５の記録媒体のＶ
同期信号の期間及びヘツドの切り換えの期間にサ
ンプリング回路２でサンプリングしたデータを記
憶出来るアドレス数を夫々有した番地に点在書き
込みし、またこの録音記憶回路４からは、上記実
時間データを点在書き込みした番地より夫々イン
ターリブ間隔だけ若い番地から遂時データを抽出
して記録データロを再構成している。
このように実時間データイは順次録音記憶回路
４に点在書き込みされると同時にその書き込み箇
所からインターリブ間隔だけ隔たつた箇所から順
次抽出読み出しされ、常にその記憶内容はリフレ
ツシユされて行く。
４に点在書き込みされると同時にその書き込み箇
所からインターリブ間隔だけ隔たつた箇所から順
次抽出読み出しされ、常にその記憶内容はリフレ
ツシユされて行く。
次にVTR５からデータを読み出し、そのデー
タから音声信号を得る場合について第４図を参照
して説明する。上述した如く、VTR５に記録さ
れたデータはデータの脱落等の保護の為にインタ
ーリブされており、VTR５からの再生データを
そのまま音声信号として取り扱う事は出来ない。
またこの再生データにはVTR５の録音再生時の
ジツターも含まれているので、その補償もしなけ
ればならない。その為に、VTR５からの再生デ
ータを一時的に記憶しこの記憶速度とは異なる速
度で読み出して実時間データに戻す再生記憶回路
６が必要となる。この再生記憶回路６に対する再
生データの書き込み状態について先ず説明する。
タから音声信号を得る場合について第４図を参照
して説明する。上述した如く、VTR５に記録さ
れたデータはデータの脱落等の保護の為にインタ
ーリブされており、VTR５からの再生データを
そのまま音声信号として取り扱う事は出来ない。
またこの再生データにはVTR５の録音再生時の
ジツターも含まれているので、その補償もしなけ
ればならない。その為に、VTR５からの再生デ
ータを一時的に記憶しこの記憶速度とは異なる速
度で読み出して実時間データに戻す再生記憶回路
６が必要となる。この再生記憶回路６に対する再
生データの書き込み状態について先ず説明する。
先にも説明したようにVTR５から読み出され
る読み出しデータは、「L0，R-48，L-95，R-143，
L-190，R-238，P-288」であり、この一連のデータ
のうち「L0」は再生記憶回路６の０番地に書き
込まれ、「R-48」は144番地に、「L-95」は272番地
に、「R-143」は384番地に、「L-190」は480番地
に、「R-238」は560番地に、「P-288」は624番地に
夫々書き込み記憶されるようアドレス指定を行な
うものである。即ち、VTR５から読み出される
１フレーム期間のデータ形態は「Ｌ3n、Ｒ3n-3×
Ｄ、Ｌ3n-3×2D+1、Ｒ3n-3×3D+1、Ｌ3n-3×4D+2、Ｒ3n
−３×５Ｄ＋２、Ｐ3n-3×6D」で表わされ、 このＬ3nを番地「ｍ」に、 Ｒ3n-3×Dを番地「Ｌ3nを書き込む番地＋（Ｂ＋Ｄ
×５）」に、 Ｌ3n-3×2D+1を番地「Ｒ3n-3×Dを書き込む番地＋
（Ｂ＋Ｄ×４）」に、 Ｒ3n-3×3D+1を番地「Ｌ3n-3×2D+1を書き込む番地＋
（Ｂ＋Ｄ×３）」に、 Ｌ3n-3×4D+2を番地「Ｒ3n-3×3D+1を書き込む番地＋
（Ｂ＋Ｄ×２）」に、 Ｒ3n-3×5D+2を番地「Ｌ3n-3×4D+2を書き込む番地＋
（Ｂ＋Ｄ×１）」に、 Ｐ3n-3×6Dを番地「Ｒ3n-3×5D+2を書き込む番地＋
（Ｂ＋Ｄ×０）」に、 書き込むようアドレス指定を行なうものであ
る。ここで、ｍは整数（…−１、０、１、２
…）、ＢはVTR５でのジツター分の吸収の為のメ
モリアドレス数、換言すると時間軸変換の為メモ
リ分であり、またＤはVTR５で書き込む際に行
つたインターリブされたデータを元に戻す為のメ
モリアドレス数である。従つて、これ等の各記憶
番地144、272、384、480、560、624の設定の由来
はｍ＝０でＢ＝64、Ｄ＝16とすると次の通りであ
る。
る読み出しデータは、「L0，R-48，L-95，R-143，
L-190，R-238，P-288」であり、この一連のデータ
のうち「L0」は再生記憶回路６の０番地に書き
込まれ、「R-48」は144番地に、「L-95」は272番地
に、「R-143」は384番地に、「L-190」は480番地
に、「R-238」は560番地に、「P-288」は624番地に
夫々書き込み記憶されるようアドレス指定を行な
うものである。即ち、VTR５から読み出される
１フレーム期間のデータ形態は「Ｌ3n、Ｒ3n-3×
Ｄ、Ｌ3n-3×2D+1、Ｒ3n-3×3D+1、Ｌ3n-3×4D+2、Ｒ3n
−３×５Ｄ＋２、Ｐ3n-3×6D」で表わされ、 このＬ3nを番地「ｍ」に、 Ｒ3n-3×Dを番地「Ｌ3nを書き込む番地＋（Ｂ＋Ｄ
×５）」に、 Ｌ3n-3×2D+1を番地「Ｒ3n-3×Dを書き込む番地＋
（Ｂ＋Ｄ×４）」に、 Ｒ3n-3×3D+1を番地「Ｌ3n-3×2D+1を書き込む番地＋
（Ｂ＋Ｄ×３）」に、 Ｌ3n-3×4D+2を番地「Ｒ3n-3×3D+1を書き込む番地＋
（Ｂ＋Ｄ×２）」に、 Ｒ3n-3×5D+2を番地「Ｌ3n-3×4D+2を書き込む番地＋
（Ｂ＋Ｄ×１）」に、 Ｐ3n-3×6Dを番地「Ｒ3n-3×5D+2を書き込む番地＋
（Ｂ＋Ｄ×０）」に、 書き込むようアドレス指定を行なうものであ
る。ここで、ｍは整数（…−１、０、１、２
…）、ＢはVTR５でのジツター分の吸収の為のメ
モリアドレス数、換言すると時間軸変換の為メモ
リ分であり、またＤはVTR５で書き込む際に行
つたインターリブされたデータを元に戻す為のメ
モリアドレス数である。従つて、これ等の各記憶
番地144、272、384、480、560、624の設定の由来
はｍ＝０でＢ＝64、Ｄ＝16とすると次の通りであ
る。
144＝64＋16×５
272＝144＋64＋16×４
384＝272＋64＋16×３
480＝384＋64＋16×２
560＝480＋64＋16×１
624＝560＋64＋16×０
これ等の計算式で用いられている定数のうち64
はVTR５でのジツター分の吸収の為のメモリア
ドレス数、換言すると時間軸変換の為のメモリ分
であり、また16はVTR５で書き込む際に行つた
インターリブされたデータを元に戻す為のメモリ
アドレス数で、順次その書き込みアドレスの間隔
が狭くなつている。
はVTR５でのジツター分の吸収の為のメモリア
ドレス数、換言すると時間軸変換の為のメモリ分
であり、また16はVTR５で書き込む際に行つた
インターリブされたデータを元に戻す為のメモリ
アドレス数で、順次その書き込みアドレスの間隔
が狭くなつている。
この１フレームのデータの次にVTR５から読
み出されて来るデータ「L3，R-45，L-92，
R-140、L-187，R-235，P-285」は夫々先のデータ
より１アドレス分増加した番地に夫々記憶され
る。次のフレームのデータについても第４図から
明らかな如く、同様である。
み出されて来るデータ「L3，R-45，L-92，
R-140、L-187，R-235，P-285」は夫々先のデータ
より１アドレス分増加した番地に夫々記憶され
る。次のフレームのデータについても第４図から
明らかな如く、同様である。
このようにして再生記憶回路６に書き込まれた
データは次のようにして読み出されて実時間デー
タに復元される。第１番目に０番地の内容が読み
出され、２番目に160番地、３番目に304番地、４
番目に432番地、５番目に544番地、６番目に640
番地、７番目に720番地の内容が夫々読み出され
る。これ等の各番地には上述した手順でVTR５
からの情報が予め書き込まれているのであるが、
その夫々の書き込み内容は、L0，R0，L1，R1，
L2，R2，P0であり、これ等の番地内容を順次読
み出す事に依つて実時間データが復元される。
データは次のようにして読み出されて実時間デー
タに復元される。第１番目に０番地の内容が読み
出され、２番目に160番地、３番目に304番地、４
番目に432番地、５番目に544番地、６番目に640
番地、７番目に720番地の内容が夫々読み出され
る。これ等の各番地には上述した手順でVTR５
からの情報が予め書き込まれているのであるが、
その夫々の書き込み内容は、L0，R0，L1，R1，
L2，R2，P0であり、これ等の番地内容を順次読
み出す事に依つて実時間データが復元される。
この再生記憶回路６の読み出し番地の設定は次
のように行われている。１番目に読み出す０番地
はともかく、２番目の160番地は２番目の書き込
み番地、144番地にインターリブ間隔の16を加え
た番地であり、３番目の304番地は３番目に書き
込みを行つた272番地に２倍のインターリブ間隔
３２を加えた番地である。以下同様に各書き込み
番地にインターリブ間隔の倍数を加えた番地が
夫々該当している。720番地からの読み出しが完
了すると、その次は各読み出し番地に１を加えた
番地、即ち１、161、305、433、545、641、721、
の各番地から順番にデータの読み出しが行われ、
その読み出し内容は夫々L3，R3，L4，R4，L5，
R5，P3で、次に続く実時間データとなる。
のように行われている。１番目に読み出す０番地
はともかく、２番目の160番地は２番目の書き込
み番地、144番地にインターリブ間隔の16を加え
た番地であり、３番目の304番地は３番目に書き
込みを行つた272番地に２倍のインターリブ間隔
３２を加えた番地である。以下同様に各書き込み
番地にインターリブ間隔の倍数を加えた番地が
夫々該当している。720番地からの読み出しが完
了すると、その次は各読み出し番地に１を加えた
番地、即ち１、161、305、433、545、641、721、
の各番地から順番にデータの読み出しが行われ、
その読み出し内容は夫々L3，R3，L4，R4，L5，
R5，P3で、次に続く実時間データとなる。
尚この再生記憶回路６の記憶容量は1024アドレ
スあり、1023番地の次には０番地がアクセスされ
るサイクリツクアドレス方式が採用されている。
スあり、1023番地の次には０番地がアクセスされ
るサイクリツクアドレス方式が採用されている。
以上の記述に於てこれ等録音記憶回路４並びに
再生記憶回路６に対するデータの書き込み、読み
出しの動作面からの説明を行つたが、各記憶回路
４，６には第５図に示す如く、書き込みアドレス
回路１１，１２、並びに読み出しアドレス回路１
３，１４が夫々関連付けられていてこれ等の各ア
ドレス回路１１，１２，１３，１４から上記した
ようにアドレス信号が発せられ、その各アドレス
信号に基いて書き込み、並びに読み出しが行われ
る。
再生記憶回路６に対するデータの書き込み、読み
出しの動作面からの説明を行つたが、各記憶回路
４，６には第５図に示す如く、書き込みアドレス
回路１１，１２、並びに読み出しアドレス回路１
３，１４が夫々関連付けられていてこれ等の各ア
ドレス回路１１，１２，１３，１４から上記した
ようにアドレス信号が発せられ、その各アドレス
信号に基いて書き込み、並びに読み出しが行われ
る。
本発明は以上の説明から明らかな如く、アナロ
グ信号からデイジタル化された後インターリブし
て記録されたデータの再生系であつて、再生され
たデータを一時的に記憶しこの記憶速度とは異な
る速度で読み出して実時間データに戻す再生記憶
回路と、該再生記憶回路から読み出されるデイジ
タル信号をアナログ信号に戻すDA変換回路とか
ら成り、 上記再生記憶回路に対して、少なくともインタ
ーリブしたデータを元の実時間データに戻すに必
要なアドレス数（即ち、インターリブの間隔の倍
数のアドレス数）と再生機側に於けるジツターを
吸収する為のアドレス数だけ離して再生機側から
のデイジタルデータを順次書き込むと共に、該再
生記憶回路の上記各書き込み番地に対してインタ
ーリブの間隔の倍数だけ高番地から順次データを
読み出しているので、その読み出しデータは実時
間データに戻されていてそのデータは例えば
VTRに於ける録音再生時のデータ脱落もインタ
ーリブに依る補償が可能であると共に、VTRに
於けるジツターも吸収されている。
グ信号からデイジタル化された後インターリブし
て記録されたデータの再生系であつて、再生され
たデータを一時的に記憶しこの記憶速度とは異な
る速度で読み出して実時間データに戻す再生記憶
回路と、該再生記憶回路から読み出されるデイジ
タル信号をアナログ信号に戻すDA変換回路とか
ら成り、 上記再生記憶回路に対して、少なくともインタ
ーリブしたデータを元の実時間データに戻すに必
要なアドレス数（即ち、インターリブの間隔の倍
数のアドレス数）と再生機側に於けるジツターを
吸収する為のアドレス数だけ離して再生機側から
のデイジタルデータを順次書き込むと共に、該再
生記憶回路の上記各書き込み番地に対してインタ
ーリブの間隔の倍数だけ高番地から順次データを
読み出しているので、その読み出しデータは実時
間データに戻されていてそのデータは例えば
VTRに於ける録音再生時のデータ脱落もインタ
ーリブに依る補償が可能であると共に、VTRに
於けるジツターも吸収されている。
また、本発明記憶方式に依れば、再生記憶回路
の記憶容量を必要最小限にすることが出来、従つ
て再生記憶回路として記憶容量の小さなバツフア
メモリを用いることが出来ると謂う特有の作用効
果を有する。
の記憶容量を必要最小限にすることが出来、従つ
て再生記憶回路として記憶容量の小さなバツフア
メモリを用いることが出来ると謂う特有の作用効
果を有する。
第１図はVTRを用いたPCMシステムの概略を
示すブロツク図、第２図は録音記憶回路の記憶内
容図、第３図は実時間データと録音記憶回路から
の読み出しデータとの比較図、第４図は本発明に
係る再生記憶回路の記憶内容図、第５図は各記憶
回路の周辺回路のブロツク図であつて、 １は音源、２はサンプリング回路、３はAD変
換回路、４は録音記憶回路、５はVTR、６は再
生記憶回路、７はDA変換回路、８は復元回路、
９はスピーカ、１１，１２，１３，１４はアドレ
ス回路、を夫々示している。
示すブロツク図、第２図は録音記憶回路の記憶内
容図、第３図は実時間データと録音記憶回路から
の読み出しデータとの比較図、第４図は本発明に
係る再生記憶回路の記憶内容図、第５図は各記憶
回路の周辺回路のブロツク図であつて、 １は音源、２はサンプリング回路、３はAD変
換回路、４は録音記憶回路、５はVTR、６は再
生記憶回路、７はDA変換回路、８は復元回路、
９はスピーカ、１１，１２，１３，１４はアドレ
ス回路、を夫々示している。
Claims (1)
- 【特許請求の範囲】 １ アナログ信号からデイジタル化された後イン
ターリブして記録されたデータの再生系であつ
て、再生されたデータを一時的に記憶しこの記憶
速度とは異なる速度で読み出して実時間データに
戻す再生記憶回路と、該再生記憶回路から読み出
されるデイジタル信号をアナログ信号に戻すDA
変換回路とから成り、 上記再生記憶回路に対して、少くともインター
リブしたデータを元の実時間データに戻すに必要
なアドレス数（即ち、インターリブの間隔Ｄの倍
数のアドレス数）と再生機側に於けるジツターを
吸収する為のアドレス数Ｂだけ離して再生機側か
らのデイジタルデータを順次書き込むようその再
生機側から読み出される１フレーム期間のデータ
を「ＬAn、ＲAn-A×1×D、ＬAn-A×2×D+1、ＲAn-A×3
×
Ｄ＋１、…ＬAn-A×(2A-2)×D+(A-1)、ＲAn-A×(2A-1)
×D
＋（Ａ−１）」の形態とすると、 ＬAnを番地「ｍ」に、 ＲAn-A×1×Dを番地「ＬAnを書き込む番地＋｛Ｂ＋
Ｄ×（2A−１）｝」に、 ＬAn-A×2×D+1を番地「ＲAn-A×1×Dを書き込む番地
＋｛Ｂ＋Ｄ×（2A−２）｝」に、 ＲAn-A×3×D+1を番地「ＬAn-A×2×D+1を書き込む番
地＋｛Ｂ＋Ｄ×（2A−３）｝」に、 ： ＲAn-A×(2A-1)×D+(A-1)を番地「ＬAn-A×(2A-2)×D+
（Ａ−１）を書き込む番地＋（Ｂ＋Ｄ×１）」に、 （但し、Ａは１フレームに乗る片チヤンネルのデ
ータ数、ｍは整数） 書き込むようアドレス指定を行ない、該再生記
憶回路の上記各書き込み番地に対してインターリ
ブの間隔の倍数だけ高番地から順次データを読み
出して実時間デイジタルデータを得る事を特徴と
した記憶方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9385778A JPS5522244A (en) | 1978-07-28 | 1978-07-28 | Memory system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9385778A JPS5522244A (en) | 1978-07-28 | 1978-07-28 | Memory system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5522244A JPS5522244A (en) | 1980-02-16 |
| JPS6226105B2 true JPS6226105B2 (ja) | 1987-06-06 |
Family
ID=14094087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9385778A Granted JPS5522244A (en) | 1978-07-28 | 1978-07-28 | Memory system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5522244A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5570919A (en) * | 1978-11-20 | 1980-05-28 | Victor Co Of Japan Ltd | Memory control system |
| JPS5570920A (en) * | 1978-11-20 | 1980-05-28 | Victor Co Of Japan Ltd | Memory control system |
| US4903148A (en) * | 1986-04-02 | 1990-02-20 | Matsushita Electric Industrial Co., Ltd. | Digital signal editing apparatus |
-
1978
- 1978-07-28 JP JP9385778A patent/JPS5522244A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5522244A (en) | 1980-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6240780B2 (ja) | ||
| JPS6220180A (ja) | Ｐｃｍ信号記録再生装置 | |
| US4254500A (en) | Single track digital recorder and circuit for use therein having error correction | |
| JPS6226105B2 (ja) | ||
| JPH0748281B2 (ja) | 磁気テープ記録／再生装置 | |
| JPS6226106B2 (ja) | ||
| JPH0583985B2 (ja) | ||
| JPH0546033B2 (ja) | ||
| JPH0675339B2 (ja) | 磁気テープ記録／再生装置 | |
| JPS6161275A (ja) | 映像及び音声のデイジタル記録装置 | |
| JPS60219678A (ja) | 回転ヘツド形磁気記録再生装置 | |
| JP3470490B2 (ja) | デジタル信号の記録装置、記録方法及び再生方法 | |
| JPH0377590B2 (ja) | ||
| JPH04330669A (ja) | ディジタル磁気記録再生装置 | |
| JP3463324B2 (ja) | ディジタルデータ記録装置 | |
| JPS60129990A (ja) | 磁気記録再生装置 | |
| JPS62150559A (ja) | Ｐｃｍ信号記録再生装置及び再生装置 | |
| JPS6052954A (ja) | 磁気記録再生装置 | |
| JPH0563860B2 (ja) | ||
| JPH028392B2 (ja) | ||
| JPS62270062A (ja) | デイスク再生装置 | |
| JPS59129904A (ja) | 磁気記録再生方式 | |
| JPH10302414A (ja) | データの処理及び出力方法並びに装置 | |
| JPS6019585B2 (ja) | Ｐｃｍ再生装置 | |
| JPS63140464A (ja) | デジタルオ−デイオ再生装置 |