JPS62259465A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体基体上に所定の単結晶半導体領域等の半
導体領域を形成してなる半導体装置に関し、特に高密度
にメモリセルを配設してなる例えばＤＲＡＭ等の半導体
袋Ｆ’Ｚに関する。

〔発明の概要〕

本発明は、半導体基体上にゲート７ｊ極及び素子分離領
域を有してなる〕１−導体装置において、ゲート電）瓶
と素子分離領域の間の基体主面に不純物領域を形成し該
基体主面上に囁結晶半ｎ体領域を形成すること己こより
、高密度化を図り且つ工程を簡略化し更に信頼性の高い
構造の半導体装置としたものである。

〔従来の技術〕

一般に、ＤＲＡＭ等の情報（３号を記［ａ保持ずろ半導
体装置として、スタノクトキャバノタセル購造の半導体
装置が知られている。

このようムスクノクキャパノタセル構造の１′、導体装
置は、多層ポリシリコン技術を用いて形成され、例えば
、ソリコン等の半導体基体上に第１層のポリシリコン層
でワード棉となるスイッチングトランジスタのゲート電
極が形成され、第２層のポリシリコン層で上記スイノチ
ングトランジスタの不純物領域からの取り出し電極とも
なるキャパシタ下部電極が形成されている構造になって
いる。

そして、該第２層のポリシリコン層上に誘電体層を介し
て第３層のポリシリコン層がキャパシタの上部電極とし
て形成され、ビット線は開口部を介して上記スイッチン
グトランジスタと接続される構造となっている。

また、半導体基体に形成したスイッチングトランジスタ
の不純物拡散領域をそのままキャパシタ下部電極とする
ような構造の半導体装置も知られており、例えば、シリ
コン等の半導体基体上にポリシリコン層でワード線とな
るスイッチングトランジスタのゲート電極が形成され、
半導体基体に形成されたスイッチングトランジスタのソ
ース・ドレイン領域の一方が延在されてキャパシタ下部
電極として用いられ、更にその領域上に誘電体層及びキ
ャパシタ上部電極が形成される構造の半導体装置が知ら
れている。

〔発明が解決しようとする問題点〕

しかしながら、上述のように、半導体基体にソース・ド
レイン領域の一方を延在させて咳半導体基体をそのまま
キャパシタ下部電極として用いるＪ’ｉ５造のものは、
不純物を拡散さセて形成した領域であるため面積の縮小
化を図ることが容易でなく、素子の微細化（噴量に反し
、集積度を高めることが困Ｘｋである。

また、上記多店ポリシリコン技術を用いて形成する構造
のものは、表面酸化により誘電体層の形成を行ったとき
に、当該誘電体層の膜質が悪いことから、容量としての
ｉ能に悪影習を及ぼすことがある。また、キャパシタの
各電極等の薄膜化や表面積を大きく取ることが困難であ
り、工程が複雑となり、その寸法の制御１口性から信頼
性をｆ５ることか容易でない等の問題が住する。

そこで、本発明は、素子の面積の縮小化を図り、かつ高
信頼性を実現すると共に工程を簡略化し得る構造の半導
体装＝の提供を目的とする。

〔問題点を解決するための手段〕

本発明は、半導体基体上にゲート電）覆と素子分離領域
とが互いに隔離形成され、上記ゲート電極と上記素子分
離領域間の半導体基体主面に不純物領域が形成され、該
不純物領域上であって上記ゲート電極の側壁絶縁膜と上
記素子分離領域の側壁部にそれぞれ接して単結晶半導体
領域が形成されてなる半導体！ｊｉ置により上述の技術
的課題を解決する。

〔作用〕

本発明は、隔離形成されたゲート電極と素子分＾１ｆ領
域の間でセルファラインで単結晶半導体領域を形成し、
この単結晶半導体領域を用いて容１等の素子を形成する
。このため確実に一定の占有面積の容量等の素子を形成
することができ、高集積化を図ることができ、また、工
１呈の簡略化を図ることができる。

また、単結晶半導体領域を形成しており、このｆｉ′Ｌ
結晶半導体領域は結晶性が良好であるため、当該ｊｉＬ
結品上品半導体領域いた構造とすることによって、信頼
性の高い半導体装置となり得る。

〔実施例〕

本発明の好適な実施例を図面を参■ｑシながら説明する
。

本実施例の半導体装置は、第１図に示すように、１トラ
ンジスター１セル型のＤＲＡＭの例であり、ゲートＴＬ
極１４の側壁絶縁１１り１５と素子分離領域１２八、１
２Ｂの側壁部２０との間で選択成−長させられた単結晶
半導体領域ｌ０１２３を有し、該単結晶半導体領域ｌＯ
にキャパシタ下部電極となるＮ型の高濃度不純物可成２
１及び表面酸化による誘電体１３２２を形成したことを
特徴とする＋トシ造になっている。

先ず、Ｐ型のシリコン基板等の半導体基体ｌｌ上には、
各素子の分離のために例えば酸化シリコン等の材ｉｔ＋
で形成されてなる素子分Ｗａｌｌ領域１２　Ａ、１２Ｂ
が底部にそれぞれチャンヱルストノバー領域１３Ａ、１
３Ｂを有して形成されている。そして、この素子分、も
ＩＩ頭領域　２　Ａ、１２ｒ３とは隔△■して、スイッ
チングトランジスタの上記ゲート電極１４がソリコン酸
化膜等の材料からなる側壁絶縁膜１５、ゲート酸化膜１
６及びゲート上部酸化膜１７に被覆されて形成されてい
る。このようなゲート電極１４を有するスイッチングト
ランジスタは、後述のように上記ゲート電極１４及び上
記素子分離領域１２Ａ、１２Ｂとセルファラインで形成
され上記半導体基体ｌｌ主面に臨む領域であるＮ型の不
純物領域１８．１９をソース・ドレイン領域の一部とし
て有しており、ワード線の選択信号に基づいてオン・オ
フ動作し、キャパシタとビット線の断続を制？ｆｆＤす
る。

そして、上記半導体基体１１主面の領域である上記Ｎ型
の不純物領域１８上であって、上記ゲート電極１４の上
記側壁絶縁膜１５と上記素子分離領域１２Ａの側壁部２
０にそれぞれ接するように単結晶半導体領域１０が後述
するような例えば選択成長法によりセルファラインで形
成されている。

この単結晶半導体領域１０はその断面形状が略台形形状
とされ、その側壁部及び上面部に亘ってキャパシタ下部
電極となるＮ型の高濃度不純物領域２１が形成され、さ
らに表面酸化等の方法により、上記Ｎ型の高４度不純物
領域２１を被覆するようにキャパシタの″／１同電極電
極間される誘電体層２２が形成されている。

上記Ｎ型の高濃度不純物領域２１は、その端部が上記Ｎ
型の不純物領域１８に接続されており、このスイッチン
グトランジスタのソース・ドレイン領域とキャパシタ下
部電極とは電気的に接続している。このＮ型の高濃度不
純物領域２１は上記略台形形状の単結晶半ぶ体領域ＩＯ
の上方部のみならずその側方部にも形成されており、こ
のためキャパシタ下部電極の表面積を大きく取ることが
でき、従って、情報信号として蓄積される電荷里を維持
したまま、セルの占有面積の縮小化を図ることができる
。

また、上記Ｎ型の高４度不純物領域２１は、単結晶半導
体９■域１０に不純物を導入してなる領域であるため、
その結晶性が良好なことから、特性上、電極として用い
た場合に好適である。また、更にこのように結晶性の良
好なＮ型の高濃度不純物領域２１を基礎に誘電体層２２
を形成したときには、その膜質が優良なものとなり、特
性の向上を図ることができる。

ところで、このような上記Ｎ型の高濃度不純物領域２１
と、上記半厚体基体１１の主面にじｎんで形成されてい
るＮ型の不純物領域１８．１９の濃度の関係については
、例えばＮ型の高濃度不純物領域２１の濃度を１×１０
加　（ｃｍ′９）程度にし、一方、Ｎ型の不純物領域１
８．１つの不純物濃度をＩ　Ｘ　Ｉ　Ｏ”　　（ａｎ″
３）程度に制御しても良い。このように不純物濃度を制
御したときには、所謂ＬＤＤ若しくはＤＤＤ構造となり
得る。

なお、上記Ｎ型の高／店度不純物？■域２１上に形成し
てなる誘電体層２２の端部は、確実に上記ゲート電極１
４の側壁絶縁膜１５及び上記素子分離領域１２　への側
壁部２０と接する構造になっており、この部分における
電流のリーク等の弊害はない。

このようにキャパシタ下部電極として用いられる上記Ｎ
型の高濃度不純物領域２１の上部には、上記３Ｍ　Ｎ体
層２２を介してキャパシタ上部電極２５が形成され、更
に層間絶縁膜２６を介してＡρ等の配線材料からなるビ
ット線２７が形成されろ構造になっている。ここで、上
記キャパシタ下部電極２５は、例えば多結晶シリコンを
材料として形成され、例えば図に示すように平坦化処理
が胞された構造とすることができる。また、上記ｌ）１
結晶半導体？ＪＩ域１０上に上述の各層を配し、その上
に形成される上記ビット線２７は、次に述べるように、
当該昨結晶１８導体領域１０と共に形成される単結晶半
導体領域２３が形成される開口部に接続するように形成
されている。

本実施例の半導体装置は、さらに、上記半導体基体ｌｌ
主面の領域である上記Ｎ型の不純物１域１９上であって
、上記ゲート電（］１４の上記側壁部８３膜１５と上記
素子弁＾１１領域１２Ｂの側壁部２０にそれぞれ接する
ように単結晶半導体領域２３が、上述のＪｌ【結晶半厚
体領域１０と共に形成５．７′してなる構造を存してい
る。

この単結晶半導体領域２３も上述の単結晶半導体領域ｌ
Ｏと同様に、その断面形状が略台形形状とされ、従って
、半導体基体１１と接しない上部に亘って接続のための
Ｎ型の高濃度不純物領域２４が形成された場合には、接
続のためのコンタクトホールを充填することになり、さ
らにそのコンタクト面積は大きいものとなって、この部
分での上記ビット線２７との接続は確実かつ良好なもの
となり得る。また、このようなスイッチングトランジス
タのＮ型の不純物領域１９の取り出し電極としても機能
する上記Ｎ型の高濃度不純物領域２４は、上記単結晶半
導体領域１０のＮ型の高濃度不純物領域２１の形成と同
時に行うことができるため、上記１【結晶半導体領域２
３が上記単結晶半導体領域ｌＯと共に形成されることと
共に、工程上もその簡略化を図ることができる。

以上のような構造を有する本実施例の半導体装置は、上
述のような単結晶半導体領域１０を有しており、該単結
晶半導体？ＩＮ域１０を用いてキャパシタ等の形成を行
っているため、セルの占有面積の縮小化や特性安定化或
いは膜質の向上環を図ることができる。そして、さらに
次に説明するような工程で半導体装置を装造することに
より、当該工程の簡略化等を実現することができる。以
下、工程に従って第２図ａ〜第２図ｄを参照しながら説
明する。

（ａ）先ず、第２図ａに示すように、シリコン基板等の
Ｐ型の低濃度の半導体基体ｌｌ上に、選択酸化等の方法
により素子分離領域１２Ａ、１２Ｂを形成する。これら
の素子骨、？Ｉｌ［領域１２Ａ、１２Ｂのそれぞれ底部
には、高７二度のＰ型の不純物領域であるチャンネルス
トッパーＲＪ［ｈｌｉ１３Ａ、１３Ｂも形成される。

そして、ゲート酸化膜１６を所定の膜厚に被着し、例え
ば多結晶シリコン、ポリサイド、シリサイド、或いは高
融点メタル等の材料でゲート電極１４を被着し、さらに
その上部をＰＳＧ若しくはシリコン酸化膜等で被覆して
ゲート上部酸化膜１７を形成して、所定のゲート？Ｊ’
ｉ１４の形状となるようにパターニングする。ゲート上
部酸化膜１７をＰＳＧとした場合には、ＰＳＧによりゲ
ート拡散が可能である。

ゲート電楕１４等のパターニングの後、該ゲート電極１
４等と上記素子分離領域１２Ａ、１２Ｂとをマスクとし
て、イオン注入芳しくは拡散等により当該ゲート電ＪＩ
　ｉ　４にかかるスイッチングトランジスタのソース・
ドレイン領域の一部となるＮ型の不純物領域１８．１９
を形成する。Ｎ型の不純物領域１８．１９の・濃度を上
述のように１×１０１８　　ＣＣｍ’　）程度に制御し
ても良く、この場合には、当該スイッチングトランジス
タをＬＤＤ若しくはＤＤＤ構造とすることが可能である
。

（ｂ）第２図すに示すように、スイッチングトランジス
タのソース・ドレイン領域の一部となるＮ型の不純物領
域１８．１９を形成した後、全面に所定の厚みでシリコ
ン酸化膜を被着形成し、さらにＲＩＥ法等によりエツチ
ングして所謂サイドウオールである側壁絶縁膜１５Ａ、
１５Ｂを形成する。この側壁絶縁膜１５Ａ、１５Ｂは、
後述するＪ■結晶半専体領域の形成に際し、所定の領域
に形成するためのマスクとしてｉ化する他、上記Ｎ型の
不純物領域１８．１９の濃度を上述のように１ｘ　ｉ　
ｏ＋’ｔ　　（ＣＩ１１４　）程度に制御した場合にお
ける当該側壁絶縁膜１５Ａ、１５Ｂの下部での電界集中
緩和のための領域の形成や、側壁絶縁膜１５　、Ａにあ
ってはキャパシタ上部電極とのη通を防止するために用
いられる。

（ｃ）側壁箱ｕＴＩ９１５　Ａ、１５Ｂの形成後、第２
図Ｃに示すように、いわゆる選択成長法等により、単結
晶半導体領域１０．２３を、それぞれ上記側壁絶縁ｌＩ
２１５Ａと上記素子分離領域１２Ａの間の上記半導体基
体ｌｌ上面に接して、上記側壁箱ｔ（）１り１５Ｂと上
記素子分離領域１２１３の間の上記半導体基体ｌｌ主面
に接して成長形成する。ｉＫ択成畏法は、例えば１０２
０　’Ｃ程度の温度、３ｉｔ＋４ガス及びＨＣ１ガスを
用いた選択エピタキシャル成長法を用いて行われ、上記
半導体基体１１王面の結晶性を反映してｆｉｌ結品半専
体領域１０．２３が同工程で形成される。このとき、ｉ
Ｑ結結手半導体領域１０２３を周辺回路のＣＭＯ３部に
も適用することができるように、高砥抗エピタキシャル
成長とすることが可能である。

このように上記′＋導体基体１１の主面を利用し更に側
壁絶縁膜１５Ａ、１５Ｂ及び素子分離領域１２Ａ、１２
Ｂをマスクとして、セルファラインで成長形成するため
、上記単結晶半導体領域１Ｏ１２３は確実に所定の領域
に形成され、その位置及び寸法の精度が高いものとなる
。そして、この高１ｉｉ４３品半導体領域ＩＯを用いて
キャパシタ等を形成したときには、セルの面積の縮小化
やその寸法の安定性から特性の維持を図ることが可能と
なる。

また、微細化によってはトランジスタのコンタクトが問
題となるが、上記単結晶半導体領域２３により解決でき
る。

（ｄ）第２図ｄに示すように、選択成長された単結晶半
導体領域１０．２３のそれぞれに不純物の導入を行い、
キャパシタ下部電極となるＮ型の高濃度不純物領域２１
及び上記スイッチングトランジスタのＮ型の不純物領域
１９の取り出し電極となるＮ型の高濃度不純物領域２４
を形成する。上記Ｎ型の高濃度不純物領域２１及び上記
Ｎ型の高濃度不純物領域２４は、それぞれ断面形状が略
台形形状とされる！１）−結晶１”−Ｊ１体領域１０．
２３の全表面に亘って形成され、その面積はτＩＬに平
面形状のものに比べて大きなコンタクト面積となる。こ
のため電極として用いた場合に有効である。また、上記
単結晶半導体領域ＩＱ、２３の断面形状が略台形とされ
るため、不純物を４人し１こときに（よ、その端部にお
いて上記半導体基体１１の主面に形成されたＮ型の不純
物領域１８．１９と接続することになる。このため上記
Ｎ型の高濃度不純物領域２１．２４は、それぞれ半導体
基体ＩＩ工面のＮ型の不純物領域１８．１９と導通する
ことになり、しかも上述のように濃度の調整から所謂Ｌ
ＤＤ若しくはＤＤＤ構造とすることができる。また、こ
のような不純物の導入は、屯結晶の半導体領域１Ｏ１２
３に対して行われるものであり、特性上有効となる。

次に、上記Ｎ型の高）震度不純物領域２４の方のみマス
クを行い、キャパシタ下部電極となる上記Ｎ型の高濃度
不純物領域２１側のみ誘電体層２２を形成する。ここで
、例えばこの誘電体層２２を表面酸化法によって形成し
た場合には、基礎となる半導体領域が単結晶であるため
、酸化膜の膜質を良好なものとするごとができる。なお
、単結晶半導体領域２３上にも同様に誘電体層を形成さ
せ、ビット線等の接続のための開口部の形成等の後の工
程で同時に除去するようにしても良い。

このような工程の後、第１図に示すように、例えば多結
晶シリコンを材料としキャパシタ上部電極２５が上記誘
電体層２２を介して上記Ｎ型の高７届度不純物領域２１
と対向するように形成される。

このキャパシタ上部電極２５は第１図に示すように平坦
化処理されてなるものであっても良い。このキャパシタ
上部電極２５上には、さらに層間絶縁膜２６を介してＡ
１等の配線材料からなるビット線２７が形成される。こ
のビット線２７は、上記単結晶半導体領域２３に形成さ
れてなる上記Ｎ型の高濃度不純物？ｉｎ域２４と接続し
、このとき該Ｎ型の高７二度不純物領域２４は表面積が
大きくかつ半導体基体ＩＩ主面より突出した領域である
ために確実な接続となり、特にコンタクトバリアメタル
等の形成は不要なものとなる。

なお、上述の実施例における導電型は例示であって、反
対の４電型の不純物領域等であっても良い。また、単結
晶半導体領域の形成は、Ｓｉｔ！４ガス、５ｉｌｒ２Ｃ
１２ガス等とト１（Ｊｊガスを使用するような選択エビ
クキンヤル成長法に限定されず、他の方法でも良い。

〔発明の効果〕

本発明の半導体装置は、上述のように、ゲート電極の側
壁絶縁膜と素子分離領域の間の′ｌｔ導体導体基体外面
選択成長してなるＪ）１結晶半導体領域を有しており、
この単結晶半４体領域に電極等を形成することにより、
高富度化、コンタクト面積のｂ＝大、素子特性の安定化
等を容易Ｓこ実現することができる。また、工ｆヱ」二
もマスク等を不要としＪｌｌ。

結晶半導体領域を形成するため、その簡略化を図ること
ができ、更に、′Ｇ度のｊ周丁！等によって素子Ｏ高性
能化も実現できる。

【図面の簡単な説明】

第１図は本発明の半導体装置の構造の一例を示す断面図
、第２図ａ〜第２図ｄは本発明の半導体装置にかかる製
造工程を説明するための半導体装置のそれぞれ断面図で
ある。 １０・・・単結晶半導体領域 １１・・・半導体基体 １２Ａ、１２Ｂ・・・素子分離領域 １４　・　・　・ゲート電極 １５・・・側壁絶縁膜 １８．１９・・・Ｎ型の不純物領域 ２０・・・側壁部 ２１・・・Ｎ型の高１度不純物領域 ２２・・・誘電体層 ２３・・・準結晶半導体領域 ２４・・・Ｎ型の高濃度不純物領域 ２７・　・　・ビット線

Claims (1)

【特許請求の範囲】
1. 半導体基体上にゲート電極と素子分離領域とが互いに隔
   離形成され、上記ゲート電極と上記素子分離領域間の半
   導体基体主面に不純物領域が形成され、該不純物領域上
   であって上記ゲート電極の側壁絶縁膜と上記素子分離領
   域の側壁部にそれぞれ接して単結晶半導体領域が形成さ
   れてなる半導体装置。