JPS6225330A - 演算回路 - Google Patents
演算回路Info
- Publication number
- JPS6225330A JPS6225330A JP60165174A JP16517485A JPS6225330A JP S6225330 A JPS6225330 A JP S6225330A JP 60165174 A JP60165174 A JP 60165174A JP 16517485 A JP16517485 A JP 16517485A JP S6225330 A JPS6225330 A JP S6225330A
- Authority
- JP
- Japan
- Prior art keywords
- accumulator
- arithmetic
- value
- result
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、プログラム制御方式のマイクロプロセッサに
関し、特に演算回路に関する。
関し、特に演算回路に関する。
〔従来の技術〕 ′
従来、プログラム制御方式のマイクロプロセッサにおい
ては、例えばキャリーなどの演算結果によってアドレス
を修飾し、プログラムの流扛を分岐する命令を有してい
た。したがって、マイクロプロセッサのソフトウェア設
計者は、この分岐命令を使用し、演算結果によって別々
の処理？実行するようにマイクロプロセッサのプログラ
ム全設計していた。
ては、例えばキャリーなどの演算結果によってアドレス
を修飾し、プログラムの流扛を分岐する命令を有してい
た。したがって、マイクロプロセッサのソフトウェア設
計者は、この分岐命令を使用し、演算結果によって別々
の処理？実行するようにマイクロプロセッサのプログラ
ム全設計していた。
上述した従来の分岐命令ｋ”Ｎするマイクロプロセッサ
では、演算処理に直接関係のない分岐命令をマイクロプ
ロセッサが実行する文め、プログラムの実行速度が遅く
なるという欠点がある。また、分岐命令を使用した場合
、プログラムの流ｎが複雑になるという欠点もある。
では、演算処理に直接関係のない分岐命令をマイクロプ
ロセッサが実行する文め、プログラムの実行速度が遅く
なるという欠点がある。また、分岐命令を使用した場合
、プログラムの流ｎが複雑になるという欠点もある。
本発明の目的は、上記情況に鑑み、比較的簡巾な回路で
構成でき、かつより高速な演算処理が可能なマイクロプ
ロセッサを提供することである。
構成でき、かつより高速な演算処理が可能なマイクロプ
ロセッサを提供することである。
本発明は、演算結果の状態を示す信号と、命令デコーダ
の出力信号全入力とし、アキュムレータを制御する信号
を作る論理回路と、その制御信号によりデータを書込む
か否かを選択する回路とを有する条件演算命令制御アキ
ュムレータを有している。
の出力信号全入力とし、アキュムレータを制御する信号
を作る論理回路と、その制御信号によりデータを書込む
か否かを選択する回路とを有する条件演算命令制御アキ
ュムレータを有している。
以下図面全参照して本発明を説明する。
第１図は、本発明の一実施例を示すブロック図である。
本実施例はメモリからの値Ｍとアキュムレータの値と全
演算し、演算結果と桁上げを示す信号Ｃｉ出力する演算
回路ＡＬＣと、桁上げ信号Ｃと命令デコーダの出力信号
の１本であるＡＤＣ全入力とし、出力信号をＣ０とする
ＡＮＤ回路と、制御信号Ｃ０により、データを書込むか
否か？選ＮｆるアキュムレータＡ。。より構成さｎる。
演算し、演算結果と桁上げを示す信号Ｃｉ出力する演算
回路ＡＬＣと、桁上げ信号Ｃと命令デコーダの出力信号
の１本であるＡＤＣ全入力とし、出力信号をＣ０とする
ＡＮＤ回路と、制御信号Ｃ０により、データを書込むか
否か？選ＮｆるアキュムレータＡ。。より構成さｎる。
いま命令デコーダの出力信号ＡＤＣが選択さｊてアクテ
ィブとなり、ＡＬＣは、加算演算を実行するように構成
さｎているとする。メモリからの値Ｍとアキュムレータ
Ａ。０の値を加算した結果、桁上げが生じれば、ＡＮＤ
回路の出力信号ｃｏがアクティブとなり、アキエムレー
タが書込み可能となり、加算結果がアキュムレータ Ａ
。ｃＫｉｔ込ま扛る。一方桁上けが生じなけ汎ばＡＮＤ
回路の出力信号Ｃ０がアクティブとならす、加江結果會
アキームレータに書込まない。すなわち［メモリからの
値Ｍとアキュムレータの値を加算してみて、もし桁上げ
が生じ１ば加算を実行し、桁上げが生じなければ加算し
ない」という演算を一層に実行する場合の実施例である
。
ィブとなり、ＡＬＣは、加算演算を実行するように構成
さｎているとする。メモリからの値Ｍとアキュムレータ
Ａ。０の値を加算した結果、桁上げが生じれば、ＡＮＤ
回路の出力信号ｃｏがアクティブとなり、アキエムレー
タが書込み可能となり、加算結果がアキュムレータ Ａ
。ｃＫｉｔ込ま扛る。一方桁上けが生じなけ汎ばＡＮＤ
回路の出力信号Ｃ０がアクティブとならす、加江結果會
アキームレータに書込まない。すなわち［メモリからの
値Ｍとアキュムレータの値を加算してみて、もし桁上げ
が生じ１ば加算を実行し、桁上げが生じなければ加算し
ない」という演算を一層に実行する場合の実施例である
。
第２図は第１図で示す実施例に加えて各捜演ｊｓ：、列
えは、減算５ＵＢ１論理和ＯＲ１論理槓ＡＮＤ１排他的
端理和ＸＯＲなど、と演算結果の状態全示す各種信号例
えば、桁上げＣ，ゼロＺ、パリティＰ、サインＳなどの
組合せにより各棟の新しい演算命令を実行できるように
するだめの、本発明の−実施例？示すブロック図である
。本実施例はメモリからの値Ｍとアキュムレータとの値
を演算し演算結果と演算結果の各桟状態デ示す信号の集
りであるＰＳＷを出力する演算回路Ａ Ｌ Ｕと、ＰＳ
Ｗと命令デコーダの出力と全入力とする組合せ論理回路
と、制御信号Ｃｏ′により、データ全書込むか百かを選
択するアキュムレータＡ。。より構成される。本実施例
では、＠種の新しい命令例えば「減算をして、結果がゼ
ロでなけｎば減算を実行し、結果がゼロで８ｆｌば減算
しない」 「減算して、ボロー（借り）が生じれば減算
せず、ボローが生じなけｔば減算する」などの演算が可
能となるよう組合せ論理回路を構成することができる。
えは、減算５ＵＢ１論理和ＯＲ１論理槓ＡＮＤ１排他的
端理和ＸＯＲなど、と演算結果の状態全示す各種信号例
えば、桁上げＣ，ゼロＺ、パリティＰ、サインＳなどの
組合せにより各棟の新しい演算命令を実行できるように
するだめの、本発明の−実施例？示すブロック図である
。本実施例はメモリからの値Ｍとアキュムレータとの値
を演算し演算結果と演算結果の各桟状態デ示す信号の集
りであるＰＳＷを出力する演算回路Ａ Ｌ Ｕと、ＰＳ
Ｗと命令デコーダの出力と全入力とする組合せ論理回路
と、制御信号Ｃｏ′により、データ全書込むか百かを選
択するアキュムレータＡ。。より構成される。本実施例
では、＠種の新しい命令例えば「減算をして、結果がゼ
ロでなけｎば減算を実行し、結果がゼロで８ｆｌば減算
しない」 「減算して、ボロー（借り）が生じれば減算
せず、ボローが生じなけｔば減算する」などの演算が可
能となるよう組合せ論理回路を構成することができる。
以上説明したように、本発明の条件演算命令制御アキュ
ムレータは、命令デコーダの出力と演算結果の状態２示
すＡＬＵの出力との組合せ論理によって、アキュムレー
タの入力を制御するという比較的単純なハードウェア構
成で新しい条件演算全実行できるという効果がある。ま
た命令デコーダの出力と演算結果の状態を示すＡＬＵの
出力との組合せ論理回路は、従来の演算結果によってア
ドレスを修飾し、プログラムの流れを分岐する命令を有
するマイクロプロセッサに内臓されている場合が多く、
このハードウェアを利用して、比較的簡単にアキュムレ
ータの制御信号を作ることが可能である。
ムレータは、命令デコーダの出力と演算結果の状態２示
すＡＬＵの出力との組合せ論理によって、アキュムレー
タの入力を制御するという比較的単純なハードウェア構
成で新しい条件演算全実行できるという効果がある。ま
た命令デコーダの出力と演算結果の状態を示すＡＬＵの
出力との組合せ論理回路は、従来の演算結果によってア
ドレスを修飾し、プログラムの流れを分岐する命令を有
するマイクロプロセッサに内臓されている場合が多く、
このハードウェアを利用して、比較的簡単にアキュムレ
ータの制御信号を作ることが可能である。
本発明の条件演算命令アキュムレータによって追加可能
な新しい演算命令の一つである。［アキュムレータの値
からメモリーの値を減算して、ボロー（借り）が生巳な
けれは減算の結果ｔアキュムレータに書込み、ボロー（
借り）が生じれば減算上しないという演／ｘ（以下、こ
の演：ｇｉＳＢＣと記す）」を用いれば、減算と刀口算
とシフト動作のくりかえしによって実現する回復型除算
のプログラムを単純にし、かつ高速に演算することが可
能となる。すなわち、回復型除算の過程において、減算
金倉しい命令８ＢＣに変えることにエリ、減算の結果ボ
ロー（借り）が発生した場合、減算する前の値にもどす
ために加算を実行する必要がなくなる。このためプログ
ラムも単純になり高速動作が可能となるという効果があ
る。このように他のプログラムにおいても演算を試行し
、その結果によって演算を中止したり、あるいは別の演
算をするような動作を頻繁ｖｒ−失行する必要かめる場
合に本発明の効果は一層顕著なものとなる。
な新しい演算命令の一つである。［アキュムレータの値
からメモリーの値を減算して、ボロー（借り）が生巳な
けれは減算の結果ｔアキュムレータに書込み、ボロー（
借り）が生じれば減算上しないという演／ｘ（以下、こ
の演：ｇｉＳＢＣと記す）」を用いれば、減算と刀口算
とシフト動作のくりかえしによって実現する回復型除算
のプログラムを単純にし、かつ高速に演算することが可
能となる。すなわち、回復型除算の過程において、減算
金倉しい命令８ＢＣに変えることにエリ、減算の結果ボ
ロー（借り）が発生した場合、減算する前の値にもどす
ために加算を実行する必要がなくなる。このためプログ
ラムも単純になり高速動作が可能となるという効果があ
る。このように他のプログラムにおいても演算を試行し
、その結果によって演算を中止したり、あるいは別の演
算をするような動作を頻繁ｖｒ−失行する必要かめる場
合に本発明の効果は一層顕著なものとなる。
第１図は、本発明の条件演算命令制御マキュムレータ全
ＡＬＵの桁上げ１３号Ｃと命令デコーダの出力のうちの
１本とのＡＮＤ論理により制御するように構成し九場合
の一実施例を示すブロック図、第２図は本発明の条件演
算命令制御アキュムレータ全ＡＬＵの演′痺結果の状態
を示す各櫨侶号と命令デコーダの出力との組立せ論理の
出力により制御するように構成した場合の一実施例を示
すブロック図である。 ＡＬ（Ｊ・・・・・・演算回路、Ｍ・・・・・・メモリ
のデータ、Ａｏｏ・・・・・・アキ五ムレータ、Ｃ・・
・・・・Ａ、 Ｌ Ｕ の桁上げ１８号、ＡＤＣ・・
・・・・命令デコーダの出力のうちの一本の信号、ＰＳ
Ｗ・・・・・ＡＬＵの演算結果の状態を示す信号の集’
）、Ｃｏ 、 Ｃｏ’・・・・・・アキエムレータＡ
。０の書込を可とするか否かを制御する信号。 代理人 弁理士 内 原 ２′−″″゛・目１
・ 第２図
ＡＬＵの桁上げ１３号Ｃと命令デコーダの出力のうちの
１本とのＡＮＤ論理により制御するように構成し九場合
の一実施例を示すブロック図、第２図は本発明の条件演
算命令制御アキュムレータ全ＡＬＵの演′痺結果の状態
を示す各櫨侶号と命令デコーダの出力との組立せ論理の
出力により制御するように構成した場合の一実施例を示
すブロック図である。 ＡＬ（Ｊ・・・・・・演算回路、Ｍ・・・・・・メモリ
のデータ、Ａｏｏ・・・・・・アキ五ムレータ、Ｃ・・
・・・・Ａ、 Ｌ Ｕ の桁上げ１８号、ＡＤＣ・・
・・・・命令デコーダの出力のうちの一本の信号、ＰＳ
Ｗ・・・・・ＡＬＵの演算結果の状態を示す信号の集’
）、Ｃｏ 、 Ｃｏ’・・・・・・アキエムレータＡ
。０の書込を可とするか否かを制御する信号。 代理人 弁理士 内 原 ２′−″″゛・目１
・ 第２図
Claims (1)
- 演算結果の状態を示す信号と、命令デコーダの出力信号
とを入力とし、アキュムレータを制御する信号を作る論
理回路と、上記制御信号により、データを書込むか否か
を選択することが可能なアキュムレータとを含むことを
特徴とする演算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60165174A JPS6225330A (ja) | 1985-07-25 | 1985-07-25 | 演算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60165174A JPS6225330A (ja) | 1985-07-25 | 1985-07-25 | 演算回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6225330A true JPS6225330A (ja) | 1987-02-03 |
Family
ID=15807258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60165174A Pending JPS6225330A (ja) | 1985-07-25 | 1985-07-25 | 演算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6225330A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0447751U (ja) * | 1990-08-30 | 1992-04-23 |
-
1985
- 1985-07-25 JP JP60165174A patent/JPS6225330A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0447751U (ja) * | 1990-08-30 | 1992-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0431411B2 (ja) | ||
| JPH01130224A (ja) | 例外処理方式 | |
| JPH10161871A (ja) | プロセッサ | |
| JPS6227412B2 (ja) | ||
| JP2993975B2 (ja) | 中央演算処理装置 | |
| JPH0343827A (ja) | ファジーマイクロコンピュータ | |
| JPS6225330A (ja) | 演算回路 | |
| JPS63214804A (ja) | Ｐｌｃ用プロセツサ及びｐｌｃ | |
| JP2557629B2 (ja) | 割込方式 | |
| JPS58205253A (ja) | 演算装置 | |
| JPS5938848A (ja) | アドレス演算回路 | |
| JP3124361B2 (ja) | メモリデータロード装置 | |
| JPS58146945A (ja) | プログラム分岐制御装置 | |
| JPH033047A (ja) | 演算機能付きメモリ | |
| JPS61177536A (ja) | 演算装置 | |
| JPS61141077A (ja) | ベクトル演算装置 | |
| JPH0517574B2 (ja) | ||
| JP2000305782A (ja) | 演算装置 | |
| JPH0588893A (ja) | 並列演算処理装置 | |
| JPS62169232A (ja) | 信号処理プロセツサ | |
| JPH04148425A (ja) | 算術論理演算ユニット | |
| JPH0421125A (ja) | 演算処理装置 | |
| JPS6155731A (ja) | コンデイシヨンコ−ド判定機能を備えるプロセツサ | |
| JPH01201730A (ja) | 情報処理装置 | |
| JPS6243775A (ja) | ベクトル演算装置 |