JPS58146945A - プログラム分岐制御装置 - Google Patents
プログラム分岐制御装置Info
- Publication number
- JPS58146945A JPS58146945A JP2891282A JP2891282A JPS58146945A JP S58146945 A JPS58146945 A JP S58146945A JP 2891282 A JP2891282 A JP 2891282A JP 2891282 A JP2891282 A JP 2891282A JP S58146945 A JPS58146945 A JP S58146945A
- Authority
- JP
- Japan
- Prior art keywords
- program
- status
- flip
- branch
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
- G06F9/30058—Conditional branch instructions
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発−は、計算機におけるプログ２ムの実行Ｏ流れを
制御する装置に関するものである。
制御する装置に関するものである。
条件分岐命令で判断されるステータスは、演算器での演
算結果に関するものがよく用いられる。
算結果に関するものがよく用いられる。
例えば、演算結果がゼロであった。正であった。
負であった。などの条件により、プログラムの流れが制
御される。？：、れらのステータスの制御に用いられる
従来例を第１図に示す。演算器１００は、入力データ１
０３，１０４に演算を施し、その結果を１０５に出力す
るとともに、先に述べた種々のステータスを、信号＠
１０６を介して、ステータスレジスタ１０１に格納する
。ステータスレジスタ１０１の内容は、信号線１０７に
より、プログラムの実行を制御するシーケンス制御部１
０２に送られ、条件分岐命令の条件判断に用いられる。
御される。？：、れらのステータスの制御に用いられる
従来例を第１図に示す。演算器１００は、入力データ１
０３，１０４に演算を施し、その結果を１０５に出力す
るとともに、先に述べた種々のステータスを、信号＠
１０６を介して、ステータスレジスタ１０１に格納する
。ステータスレジスタ１０１の内容は、信号線１０７に
より、プログラムの実行を制御するシーケンス制御部１
０２に送られ、条件分岐命令の条件判断に用いられる。
このような従来の方法では、ステータスレジスタ１０１
が１つしかないため、１つの演算結果のステータスしか
格納できず、その結果、いくつかの演算結果に従い、多
方向に分岐するプログラムは、非常に効率の悪いものと
なっている。
が１つしかないため、１つの演算結果のステータスしか
格納できず、その結果、いくつかの演算結果に従い、多
方向に分岐するプログラムは、非常に効率の悪いものと
なっている。
今、次のようなプログラムを考えてみる。レジスタＲ１
から１を減じた結果、ゼロになったか否か、および、レ
ジスタＲ２が正か否かにより、以下に示すように４方向
へ分岐するものとする。
から１を減じた結果、ゼロになったか否か、および、レ
ジスタＲ２が正か否かにより、以下に示すように４方向
へ分岐するものとする。
■ 凡１−１＝ＯかつＢ２〉０ならＰＩへ■ Ｒ１−１
＝０かつＲ２≦ＯならＢ２へ■ Ｒ１−１〜０かつＲ２
〉０ならＢ３へ■ Ｒ１−１〜０かつ凡２≦０ならＢ４
へこのプログラムを実行するフロチャートを第２図に示
す、ブロック１１０でＲ１から１を減じ、七の結果に従
い、ブロック１１１で分岐している。２つの分岐先１１
２．１１４でＲＯの正負のチヱックを行ない、その結果
に従い、それぞれ１１３． １１４で分岐し、４方向へ
の分岐を実現している。このフロチャートから明らかな
ように、従来の計算機では１つの演算結果のステータス
しか格納できないため、全く同じ命令をブロック１１２
． １１４と別々の分岐先に書かねばならず、メモリ容
量の点から見て好ましくない。今、仮りに、複数個の演
算結果を格納できるとすれば、Ｒ２を針算し走時点で（
第２図中プ謬ツク１０９で）Ｒ２が正か否かを判断しそ
の結果を格納しておき、わざわざブロック１１２，１１
４での比較命令を実行しなくても１１３および１１５の
分岐命令を実行することができる。これはプログツムの
大色さが小さくなるばかりでなく、実行速度の改善に４
なっている。また従来の計算機では、第２図に示し、次
側において、−ａｌを１減じた結果がゼロでかつＲ２が
正の時に、Ｐ１ヘブランチする”といった豪合条件型の
分岐命令は、以前の演算結果のステータスが保存されて
いない丸め実現できなかった。この複合条件型の分岐命
令は、いくつかの分岐命令を１つにまとめ、その数を減
らし得る可能性がおり、非常に有効なものである。特に
パイプライン制御の計算機では、分岐命令により実行の
流れを乱すことは、性能低下につながるため、分岐はな
るべく避ける方が好ましい。
＝０かつＲ２≦ＯならＢ２へ■ Ｒ１−１〜０かつＲ２
〉０ならＢ３へ■ Ｒ１−１〜０かつ凡２≦０ならＢ４
へこのプログラムを実行するフロチャートを第２図に示
す、ブロック１１０でＲ１から１を減じ、七の結果に従
い、ブロック１１１で分岐している。２つの分岐先１１
２．１１４でＲＯの正負のチヱックを行ない、その結果
に従い、それぞれ１１３． １１４で分岐し、４方向へ
の分岐を実現している。このフロチャートから明らかな
ように、従来の計算機では１つの演算結果のステータス
しか格納できないため、全く同じ命令をブロック１１２
． １１４と別々の分岐先に書かねばならず、メモリ容
量の点から見て好ましくない。今、仮りに、複数個の演
算結果を格納できるとすれば、Ｒ２を針算し走時点で（
第２図中プ謬ツク１０９で）Ｒ２が正か否かを判断しそ
の結果を格納しておき、わざわざブロック１１２，１１
４での比較命令を実行しなくても１１３および１１５の
分岐命令を実行することができる。これはプログツムの
大色さが小さくなるばかりでなく、実行速度の改善に４
なっている。また従来の計算機では、第２図に示し、次
側において、−ａｌを１減じた結果がゼロでかつＲ２が
正の時に、Ｐ１ヘブランチする”といった豪合条件型の
分岐命令は、以前の演算結果のステータスが保存されて
いない丸め実現できなかった。この複合条件型の分岐命
令は、いくつかの分岐命令を１つにまとめ、その数を減
らし得る可能性がおり、非常に有効なものである。特に
パイプライン制御の計算機では、分岐命令により実行の
流れを乱すことは、性能低下につながるため、分岐はな
るべく避ける方が好ましい。
本発明は以上に鑑みてなされたもので、その目的は、２
つ以上の演算において生成される演算結果に対するステ
ータスを保持できるようにし、プログラムの容量を減ら
し、実行効率を上げることにある。さらに、これらの保
持されたステータス０１つあるいは複数個の状態を判定
する手段を提供し、プログラムの容量の減少、実行効率
の向上をはかることＫＴｏる。
つ以上の演算において生成される演算結果に対するステ
ータスを保持できるようにし、プログラムの容量を減ら
し、実行効率を上げることにある。さらに、これらの保
持されたステータス０１つあるいは複数個の状態を判定
する手段を提供し、プログラムの容量の減少、実行効率
の向上をはかることＫＴｏる。
本発明では、これらの目的を、演算結果のステータスの
１つを選択するマルチプレクサと、皺マルチプレクサの
出力を格納する２つ以上のフリップフロップ群と、前記
マルチプレクサにより選択され九ステータスの１つを、
前記フリップフロップの１つを選んで格納する手段と、
前記フリップフロップの１つあるいは複数個の状態を判
定する判定回路を具備し、咳判定回路の判定結果により
、プログラムの分岐を制御することにより、実現してい
る。
１つを選択するマルチプレクサと、皺マルチプレクサの
出力を格納する２つ以上のフリップフロップ群と、前記
マルチプレクサにより選択され九ステータスの１つを、
前記フリップフロップの１つを選んで格納する手段と、
前記フリップフロップの１つあるいは複数個の状態を判
定する判定回路を具備し、咳判定回路の判定結果により
、プログラムの分岐を制御することにより、実現してい
る。
以下本発明を、第３図に示した実施例に従い詳しく説明
する。２００が分岐制御装置の全体を示す。
する。２００が分岐制御装置の全体を示す。
２０１が演算器であり、種々の演算を行ないその時点の
ステータスを線２０２〜２０９に出力する（なお図中演
算器２０１に入力されるデータおよび演算の結果出力さ
れるデータは省略しである）。これらのステータス信号
は、結果が正の時ｌになりたり、負の時ｌになったりし
て、様々な状態を表わすことができる。これらのステー
タスの１つを選択するのが１ルテプレク？２１０であり
、どの信号を選択するか社演算命令２２０のフィールド
２２１で指示される。マルチプレクサ２１０の出力２１
２は、アリツブ７０ツブ２１５〜２１８のＤ入力に入力
され、クロック信号２４０〜２４３により取り込まれる
。このクロック信号２４０〜２４３ ａ、命令フィール
ド２２２で指定され、デコーダ２１１で発生される。こ
のようにしである演算に伴い発生したステータスの任意
の１つを、所望のフリップフロップ２１５〜２１８の１
つにセットできる。（２２ｏおよびこれから説明する２
５０は、演算命令１分岐命令のフォーマットを示してお
り、そのフィールドと、分岐制御部２００の関係を明確
にするために図に記されたもので、実際にこのようなハ
ードウェアがあるわけではない。）その結果、フリップ
フロップ２１５〜２１８の個数だけの演算に対するステ
ータスを格納することができる。例えば、ある演算の結
果がゼロであるか否かをブリ、プフ四ツブ２１５にセッ
トしようとすれば、演算命令のフィールド２２１で、結
果がゼロの時に１になるステータス信号を２０２〜２０
９から選び、フィールド２２２で、フリップフロップ２
１５を指定して演算命令を実行すればよい、その演算命
令奥行後、演算結果がゼロであればフリップフロップ２
１５はセット状態とな抄、ゼロでなければリセット状態
となる。
ステータスを線２０２〜２０９に出力する（なお図中演
算器２０１に入力されるデータおよび演算の結果出力さ
れるデータは省略しである）。これらのステータス信号
は、結果が正の時ｌになりたり、負の時ｌになったりし
て、様々な状態を表わすことができる。これらのステー
タスの１つを選択するのが１ルテプレク？２１０であり
、どの信号を選択するか社演算命令２２０のフィールド
２２１で指示される。マルチプレクサ２１０の出力２１
２は、アリツブ７０ツブ２１５〜２１８のＤ入力に入力
され、クロック信号２４０〜２４３により取り込まれる
。このクロック信号２４０〜２４３ ａ、命令フィール
ド２２２で指定され、デコーダ２１１で発生される。こ
のようにしである演算に伴い発生したステータスの任意
の１つを、所望のフリップフロップ２１５〜２１８の１
つにセットできる。（２２ｏおよびこれから説明する２
５０は、演算命令１分岐命令のフォーマットを示してお
り、そのフィールドと、分岐制御部２００の関係を明確
にするために図に記されたもので、実際にこのようなハ
ードウェアがあるわけではない。）その結果、フリップ
フロップ２１５〜２１８の個数だけの演算に対するステ
ータスを格納することができる。例えば、ある演算の結
果がゼロであるか否かをブリ、プフ四ツブ２１５にセッ
トしようとすれば、演算命令のフィールド２２１で、結
果がゼロの時に１になるステータス信号を２０２〜２０
９から選び、フィールド２２２で、フリップフロップ２
１５を指定して演算命令を実行すればよい、その演算命
令奥行後、演算結果がゼロであればフリップフロップ２
１５はセット状態とな抄、ゼロでなければリセット状態
となる。
次に７リツププロツプ２１５〜２１８ Ｋ格納され九ス
テータスに従い、条件分岐命令がどのように制御される
かについて述べる。フリップフロップ２１５〜２１８の
出力は、ステータス判定囲路２１３に送られ、分岐する
か否かの情報を発生し、実際の分岐を制御する分岐制御
回路２１４に送られる。ステータス判定四Ｍ ２１３に
は、上記アリツブフロップの出力の他、条件分岐命令２
５０のフィールド２５３．２５４も入力される。このフ
ィールドで指示され九フリップフロップの状態がテスト
されるわけである。この判定回路２）３の回路例を第４
図に示す。条件分岐命令のフィールド２５３で、テスト
すべきフリッププロップを選択指定し、フィールド２５
４でその選択し九フリップフロップの状態を指定する。
テータスに従い、条件分岐命令がどのように制御される
かについて述べる。フリップフロップ２１５〜２１８の
出力は、ステータス判定囲路２１３に送られ、分岐する
か否かの情報を発生し、実際の分岐を制御する分岐制御
回路２１４に送られる。ステータス判定四Ｍ ２１３に
は、上記アリツブフロップの出力の他、条件分岐命令２
５０のフィールド２５３．２５４も入力される。このフ
ィールドで指示され九フリップフロップの状態がテスト
されるわけである。この判定回路２）３の回路例を第４
図に示す。条件分岐命令のフィールド２５３で、テスト
すべきフリッププロップを選択指定し、フィールド２５
４でその選択し九フリップフロップの状態を指定する。
例えば、フリップフロップ２１５．２１８の出力がそれ
ぞれ＠Ｏ”＠１＠であることをテストしようとすれば、
フィールド２５３を、信号線３４１〜３４４が”０ＸＸ
Ｉ″となるように指定すればよい（ＸはＤｏｎｔ ｃａ
ｒｅを示す）。このとＩ（ｉ号＠ ３３２が０になって
いるので、ＮＡＮＤ回路３０６の出力はｌ。
ぞれ＠Ｏ”＠１＠であることをテストしようとすれば、
フィールド２５３を、信号線３４１〜３４４が”０ＸＸ
Ｉ″となるように指定すればよい（ＸはＤｏｎｔ ｃａ
ｒｅを示す）。このとＩ（ｉ号＠ ３３２が０になって
いるので、ＮＡＮＤ回路３０６の出力はｌ。
ＡＮＤ回路３１０の出力は０となる。従って排他論理和
（ＥＸＯＲと記す）３０２の出力はｌとなり、フリップ
フロップ２１６の出力が何であっても、ＡＮＤ回路３０
０の出力に影響を与えない。同様に信号＠ ３３３が′
″０″であるので、フリップ７０ツブ２１７の出力もＡ
ＮＤ回路３００の出力に影響を与えない。
（ＥＸＯＲと記す）３０２の出力はｌとなり、フリップ
フロップ２１６の出力が何であっても、ＡＮＤ回路３０
０の出力に影響を与えない。同様に信号＠ ３３３が′
″０″であるので、フリップ７０ツブ２１７の出力もＡ
ＮＤ回路３００の出力に影響を与えない。
次にＥＸＯＲ回路３０１の出力を調べてみよう。信号＠
３３１が１１”、３４１が１０”となっているので、
・１′・ｌｌｌ’ｌｌ’、、１１ ＮＡＮＤ回路３０５の出力は、アリツブフロップ２１５
が＠ｌ”の時＠０”、＠０″の時＠１″となる。 ＡＮ
Ｄ回路３００の出力は＠０”であるので、ＢＸＯＲ３０
１の出力は、フリップフロップ２１５が＠０″なら１１
”、１１”なら＠０”となる。同様Ｋ ＢＸＯＲ３０４
Ｏ出力は、アリツブフロップ２１Ｂの出力が１１″なら
１１” ＠ ０ ＠なら＠０”となる。以上により、フ
リップフロップ２１５〜２１８が”Ｏｘ×１”の時ＢＸ
ＯＲ３０１〜３０４の出力はすべて′″ｌ”となり、Ａ
ＮＤ回路３００の出力２６０は＠ｌ”となる、一方２１
５〜２１８が１０××１”以外であれば、出力２６０は
１０′″となる。すなわち条件分岐命令のフィールド２
５３，２５４を先に述べたように指定して中れば、フリ
ップフロップ２１５が１０”でかつフリップフロップ２
１８が＠１″の時のみ出力２６０は＠１＠となる。この
信号２６０の状態により、条件分岐命令で分岐するか否
かの制御をして中れば、フリップフロップ２１５，２１
８の状態がテストで！九ことになる。このように条件分
岐命令のフィールド２５３，２５４によす、フリップフ
ロップ２１５〜２１８の１つあるいは複数個の状態をテ
ストすることができる。
３３１が１１”、３４１が１０”となっているので、
・１′・ｌｌｌ’ｌｌ’、、１１ ＮＡＮＤ回路３０５の出力は、アリツブフロップ２１５
が＠ｌ”の時＠０”、＠０″の時＠１″となる。 ＡＮ
Ｄ回路３００の出力は＠０”であるので、ＢＸＯＲ３０
１の出力は、フリップフロップ２１５が＠０″なら１１
”、１１”なら＠０”となる。同様Ｋ ＢＸＯＲ３０４
Ｏ出力は、アリツブフロップ２１Ｂの出力が１１″なら
１１” ＠ ０ ＠なら＠０”となる。以上により、フ
リップフロップ２１５〜２１８が”Ｏｘ×１”の時ＢＸ
ＯＲ３０１〜３０４の出力はすべて′″ｌ”となり、Ａ
ＮＤ回路３００の出力２６０は＠ｌ”となる、一方２１
５〜２１８が１０××１”以外であれば、出力２６０は
１０′″となる。すなわち条件分岐命令のフィールド２
５３，２５４を先に述べたように指定して中れば、フリ
ップフロップ２１５が１０”でかつフリップフロップ２
１８が＠１″の時のみ出力２６０は＠１＠となる。この
信号２６０の状態により、条件分岐命令で分岐するか否
かの制御をして中れば、フリップフロップ２１５，２１
８の状態がテストで！九ことになる。このように条件分
岐命令のフィールド２５３，２５４によす、フリップフ
ロップ２１５〜２１８の１つあるいは複数個の状態をテ
ストすることができる。
本発明による条件分岐命令の使用例を次に説明する。第
５図に従来の分岐方法によるプログラム例、菖６図に本
発明によるプログラム例を示す。
５図に従来の分岐方法によるプログラム例、菖６図に本
発明によるプログラム例を示す。
プログラムは単純てレジスタＲ１＝０． Ｒ２＞ＯＲ３
＜０が同時に成立すればＰＩへ分岐し、１つでも成立し
なければＰ２へ分岐するものである。第５図より明らか
なように、従来の分岐方法では、条件分岐命令を３ケ所
のブロック４０２．４０４．４０６に書かなくてはなら
ない。本発明によれば、第６図より明らかなように、ブ
ロック４１０ 、４１１ 、４１２で比較し九結果を、
それぞれ第３図に示したフリップフロップ２１５ 、２
１６ 、２１７ Ｋ格納し、ブロック４１３１ケ所でそ
のフリップフロップの状態により条件分岐している。
＜０が同時に成立すればＰＩへ分岐し、１つでも成立し
なければＰ２へ分岐するものである。第５図より明らか
なように、従来の分岐方法では、条件分岐命令を３ケ所
のブロック４０２．４０４．４０６に書かなくてはなら
ない。本発明によれば、第６図より明らかなように、ブ
ロック４１０ 、４１１ 、４１２で比較し九結果を、
それぞれ第３図に示したフリップフロップ２１５ 、２
１６ 、２１７ Ｋ格納し、ブロック４１３１ケ所でそ
のフリップフロップの状態により条件分岐している。
、以上のように、本発明によれば、複数個の演算結果の
ステータスを保持でき、その保持した状態をテストする
ことにより、非常に柔軟性のあるプログラム分岐制御回
路が笑現できる。その結果、従来の方法に比べて、分岐
命令や比較命令の個数を減らせ、プログラムの大きさを
減少したシ、実行速度を向上させたりすることができる
。また分鋏命令の個数を減らすことは、特にパイプツイ
ン制御を行っている計算機では、奥行の流れの乱れが減
ることになシ、性能向上が大いに役立つ。
ステータスを保持でき、その保持した状態をテストする
ことにより、非常に柔軟性のあるプログラム分岐制御回
路が笑現できる。その結果、従来の方法に比べて、分岐
命令や比較命令の個数を減らせ、プログラムの大きさを
減少したシ、実行速度を向上させたりすることができる
。また分鋏命令の個数を減らすことは、特にパイプツイ
ン制御を行っている計算機では、奥行の流れの乱れが減
ることになシ、性能向上が大いに役立つ。
第１図は、従来の分岐を行なう計算機のプａツタ図、第
２ＷＪはプログラムのフローチャード、第３ｍは本発明
の実施例における条件分線の制御部のプ■ツク図、第４
図はステータスの判定の回路図であや、第５ＷＪ、第６
図はプログラムのフ四−チヤードである。 １００・・・演算 器１． １０１・・・ステータ
スレジスタ、１０２・・・シーケンス制御部、 ２０１
・・・演算器、２１Ｇ・・・マルチプレクチ、 ２１５〜２１８・・・アリツブフロップ、２１３・・・
ステータス判定回路、２１４川分峡制御囲路、３０５〜
３０８−ＮＡＮＤ ＠路、３００〜３１２−ＡＮＤＱｊ
ｉｌ、３００ ・・・ＡＮＤ回路、 ３Ｇ１〜３
０４ ・ＥＸＯＲｗＲ％。 代理人 弁理士 則近窓体 （ほか１名）第１図 第４図 第５図 第６図
２ＷＪはプログラムのフローチャード、第３ｍは本発明
の実施例における条件分線の制御部のプ■ツク図、第４
図はステータスの判定の回路図であや、第５ＷＪ、第６
図はプログラムのフ四−チヤードである。 １００・・・演算 器１． １０１・・・ステータ
スレジスタ、１０２・・・シーケンス制御部、 ２０１
・・・演算器、２１Ｇ・・・マルチプレクチ、 ２１５〜２１８・・・アリツブフロップ、２１３・・・
ステータス判定回路、２１４川分峡制御囲路、３０５〜
３０８−ＮＡＮＤ ＠路、３００〜３１２−ＡＮＤＱｊ
ｉｌ、３００ ・・・ＡＮＤ回路、 ３Ｇ１〜３
０４ ・ＥＸＯＲｗＲ％。 代理人 弁理士 則近窓体 （ほか１名）第１図 第４図 第５図 第６図
Claims (1)
- ２つ以上のステータスを発生すゐ回路と、咳ステータス
の１つを選択するマルチプレクサと、諌−ｒルチプレク
サの出力を格納する複数個のフリップフロップ群と、前
記マルチプレクサにより選択され九ステータスの１つを
、前記フリップフロップ群の１つを選択しその中へ格納
する手段と、前記フリップフロップ群の１つの状態Ｔｏ
ゐいは複数個の状態を判定する判定回路を具備し、諌判
定回絡の判定結果に従い、プログラムの条件分岐命令で
、分岐するか否かを決定することを特徴とするプログラ
ム分岐制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2891282A JPS58146945A (ja) | 1982-02-26 | 1982-02-26 | プログラム分岐制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2891282A JPS58146945A (ja) | 1982-02-26 | 1982-02-26 | プログラム分岐制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58146945A true JPS58146945A (ja) | 1983-09-01 |
Family
ID=12261606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2891282A Pending JPS58146945A (ja) | 1982-02-26 | 1982-02-26 | プログラム分岐制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58146945A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63175932A (ja) * | 1987-01-16 | 1988-07-20 | Hitachi Ltd | ディジタル信号処理装置 |
| JPH0675767A (ja) * | 1992-07-28 | 1994-03-18 | Matsushita Electric Ind Co Ltd | プロセッサ |
-
1982
- 1982-02-26 JP JP2891282A patent/JPS58146945A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63175932A (ja) * | 1987-01-16 | 1988-07-20 | Hitachi Ltd | ディジタル信号処理装置 |
| JPH0675767A (ja) * | 1992-07-28 | 1994-03-18 | Matsushita Electric Ind Co Ltd | プロセッサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5038348A (en) | Apparatus for debugging a data flow program | |
| EP0148478A2 (en) | A data processor with control of the significant bit lenghts of general purpose registers | |
| JPS6313215B2 (ja) | ||
| JP3954171B2 (ja) | コンピュータにおけるスカラ値をベクトルに記入する方法 | |
| JPH09294069A (ja) | プログラマブルｌｓｉおよびその演算方法 | |
| JPH03286332A (ja) | デジタルデータ処理装置 | |
| TWI791694B (zh) | 向量帶進位加法指令 | |
| JPS58146945A (ja) | プログラム分岐制御装置 | |
| Astrahan et al. | Logical design of the digital computer for the SAGE System | |
| Asaad | A Study on Instruction Formats on Computer Organization and Architecture | |
| JP2793357B2 (ja) | 並列演算装置 | |
| JP2007334819A (ja) | ベクトルリネーミング方式およびベクトル型計算機 | |
| JPS62501940A (ja) | マイクロプログラム・コントロ−ラの改良 | |
| JPH09305401A (ja) | コンピュータ及びコンパイラ | |
| JPH0222413B2 (ja) | ||
| JPS5995646A (ja) | 演算制御装置 | |
| JPS5949643A (ja) | デ−タ処理装置 | |
| JPH033047A (ja) | 演算機能付きメモリ | |
| CN115639982A (zh) | 一种基于信号量的并发程序的执行演示方法和系统 | |
| Burkowski | Instruction set design issues relating to a static dataflow computer | |
| JPS60178540A (ja) | 情報処理装置におけるバイパス制御方式 | |
| JPS59223846A (ja) | 演算処理装置 | |
| JPS6151269A (ja) | デ−タ処理装置 | |
| JPS6057436A (ja) | 演算処理装置 | |
| US9195460B1 (en) | Using condition codes in the presence of non-numeric values |