JPS62253224A

JPS62253224A - 位相同期回路

Info

Publication number: JPS62253224A
Application number: JP61186506A
Authority: JP
Inventors: Mutsumi Serizawa; 睦芹澤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-01-14
Filing date: 1986-08-08
Publication date: 1987-11-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、回線状況に応じてループ係数を適応的に変
化させるようにした位相同期回路に関する。

（従来の技術）近年、衛星通信がその回報性や広い地域におけるサービ
スの均一化といった様々な利点から多く用いられている
。これに従って地球局（特にそのアンテナ）の小形化が
強く求められてνシ、また。衛星の電力節減のため衛星
の出力電力を出来るだけ低く抑えることが望まれている
。しかしながら、アンテナの小形化および出力電力の低
減化を図るにつれて受信信号に含まれる雑音の占める割
合は極めて大きなものとなる。

一方、一般に憚ｓ星を介してディンタルデータを転送す
る場合、ＱＰＳＫ等の変調方式が多く用いられ。

また、復副方式としては、入力信号から搬送波を再生し
、それと入力信号とを比較検技する同期検波が、誤シ率
特性が良好である点等から頻繁に用いられている。この
場合、搬送波再生回路は？ｉｉｂ雑音域雑音−てもジッ
ターの極めて少ない再生搬送阪を作プ出さなくではなら
ない６ところで、このような＃星通信において、近年。

ＴＤＭＡ　（時分割多元接続）方式が注目されている。

この方式では、人力変調波がバースト状に到来するため
、搬送波再生回路は極めて短時間に同期を確立する必要
がある。そのためには、位相同期回路（ＰＬＬ　）のル
ープディンを犬きく設定することが望まれる。ところが
、ループディンを大きくすると、ループ全体が雑音の影
響を受は易くなり。

系が不安定になるという欠点がある。

そこで、初期位相引込み時にはループディンを十分に大
きくするとともに、タイマーを利用して予めセットし九
シーケンスでループフィルタ係数変更を行ない、ループ
ディンを徐々に減少させることが考えられている。

しかしながら、予めセントされたシーケンスでは、常に
変化する回線環境に対して必ずしも最適な制御がＯＩＪ
能でるるとは限らない。即ち、この方法では、係数を変
更するシーケンスが固定されているため、同期確立後に
入力信号が瞬断され、さらにフェーシングなどの影響で
搬送波周波数が大きくドリフトして搬送波位相がステッ
プ状に変化して同期外れを生じた場合など、再同期確立
が出来ないか、あるいは同期確立をするためにかなり長
時間を要してしまうという問題があった。

（発明が解決しようとする問題点）このように、従来の位相同期回路では、高速同期、広い
引込み範囲及び大きな位相追従特性を確保しつつ、同時
に強い耐雑音性を満足させることが不可能であるという
問題があった。

本発明は、このような事情に基づきなされたものであり
、その目的とするとこ、ろは、初期位相引込み時は勿論
のこと同期確立後に同期外れを生じた場合でも速やかな
再同期確立が可能で、しかも常時は島！′＆晋下のもと
でも安定動作が可能な位相同期回路ｔ−提供することに
ある。

［発明の構成］（間；４点を解決するための手段）第１の発明では、ループ係数が変更可能な位相同期回路
において、入力信号の基準信号からのずれ量に対応した
値（以下「周波数オフセント量」と呼ぶ）と、ループフ
ィルタのメモリに蓄積された値との差を監視する手段と
、上記差の犬なるときはループ係数を引込み域が大きく
なるように調整し、小なるときはループ係数を引込み域
が小さくなるように調整すべくループフィルタ係数を変
更する手段とを備えたことを特徴としている。

また、第２の発明では、ループ係数が変更可能な位相同
期回路において、位相誤差信号又は位相誤差信号の増加
率を監視し、これが大となったときにはループ係数を引
込み域が大きくなるように調整し７、小なるときはルー
プ係数を引込み域が小さくなるように調整すべくループ
フィルタ係数を変更する手段を備え九ことを特徴として
いる。

（作用）メモリには、同期確立時の定常状態では周波数オフセッ
ト量が記憶されるので、前記周波数オフセット量とメモ
リの内容との差が大きいときは入力信号とｖＣＯの出力
とに周波数差を生じている過渡状態であり、運やかな同
期確立の必安住が生じたことを意味してｈる。同様に位
相誤差イｇ号や位相誤差信号の増加率が大きいときも同
期確立の必要性が生じている過媒状態である。

この発明では上記各監視値の犬なるときは、ループ係数
は引込み域が大となるように調整される。

この結果、過渡状態での高速位相引込みが行なわれ、速
やかに同期が確立される。一方、監視値が小きくなった
時は、同期確立後の定常状態であることを意味している
。この場合には、ループ係数は引込み域が小となるよう
に調整される。このため、定常状態では雑音に影響され
ずソックの少ない同期信号が得られる。

（実施例）以下、本発明の詳ａを図示の実施例に基づいて説明する
。

第１図は一実施例を示す図である。この位相同期回路は
、電圧制御発珈器（以下、　［ＶｃＯＪと呼ぶ）１の出
力Ｓｏと、入力信号Ｓｉとの位相差を位相比較回路（以
下、［ＰｃＪと呼ぶ）２で比較して、その位相誤差信号
・をループフィルタ３を介して前記ＶＱ）７０制御信号
Ｓｃとして帰還するＰＬＬ、を主体としてｔｌり成され
ており１例えば再生搬送波等の同期出力信号Ｓ。は、Ｖ
ＣＯＩの出力から得ることができる。

ループフィルタ３は、二次のフィルタ構成となっている
。すなわち、ループフィルタ３は、αの係数を持つ係数
回路４と加算器５とで構成される全域通過系と、βの係
数を持つ係数回路６°と加算器７とこの加算器７の出力
を蓄積するメモリ８とで構成される積分系とからなり、
積分系・７つ出力を上記加算器５の他方の人力に与える
ように構成されている。同期確立時の定常状態において
は、メモリ８には周波数オフセット量が保持される。

一方、ループフィルタ３の出力は、低域通過フィルタ（
以下、ｒ　ＬＰＦ　Ｊと呼ぶ）１１にも与えられている
。このＬＰＦ　Ｉ　１は、加算器１２．係数回路１３お
よびメモリ１４をルーグ状に構成してなる積分器であシ
、ループフィルタ３の出力から低域取分を抽出するもの
である。このＬＰＦ　１１の出力は、定常状態における
ループフィルタ３の内部状態（周波数オフセット量）の
推定値を示している。ＬＰＦ　１１の出力は、減其器１
５において、ループフィルタ３の内部状態、耶ちメモリ
８の内容と減算さ７Ｌ、その減算ｌｔｊ来は係数設定回
路１６に与えられる。係数設定回路１６は、上記ｔｆ、
算結果が大である時はループフィルタ３の係数α、βを
増大させ、逆に小である時はα、βｔ−Ｓ少させるべく
α、βを適宜変更する。このα、βの値は具体的には矢
のように決定するのが望ましい。

即ち、第２図は第１図に示した位相同期回路の等画線形
モデルである。このモデルをもとにした位相同期回路の
振舞いは、電子通信学会・研究会報告（信学技報、Ｃ５
７８−１４８・絵本）による論文に詳述されている。第
２図において、端子Ｃを人で示される。したがって、こ
のループのクリティカルダンピングは、（α＋β−２）＋４（α−１）＝Ｏ・・・・・・（２）
なる条件を満たした時に現れる。この（２）式を両対数
でα−β平面に表わしたのが第３図に示す直ｍＬｔであ
る。また、第２図中Ｂ点におけるノイズバンド（雑音帯
域）は、で示される。このノイズバンドヲ・チラメータとして、
ノイズバンド一定時のαとβの関係を示したのが第３図
Ｎｌ〜Ｎ４に示す曲線である。α及びβ（ｈ−７’　ｒ
　イン）が大きい程、ノイズバンドが大きくなっている
。このノイズバンドが悼小の条件を藺たす関係は直線Ｌ
２によって示される。

いま、位相同期回路のループフィルタ係数ヲ。

例えばクリティカルダンピングという条件ヲ（′＾たし
たまま変化させたいときには、直線Ｌ＋（α＝２Ｖｆ−
β）にｒａって係数を変化させれば良く、またノイズバ
ンド極小の条件を満たして変化させたいときには、直線
Ｌ２に沿って変化させれば良い。これら直線’Ｌｌ　、
Ｌ２は、αおよびβのＷ期値をｌχ０　、β０とするな
らば、α＝Ａα０．β＝Ａ２β０なる関係によって示さ
れる直線とほぼ平行である。従って、いま仮にα０．β
θをり、またはＬ２に示す直線上にとるならば、α＝Ａ
α０　、β＝＝　Ａ２β。によって示されるα、βもま
た、各々Ｌ、、Ｌｍに示す＠線のごく近傍に存在する。

したがって、クリティカルダンピングやノ怠〜バンド極
小といった条件を満たしつつ係数を変更することができ
る。

例えばα。＝β０と置いた場合、上記の条件を満たす係
数設定回路Ｊ６を第４図に示す。即ち。

第１図の減算器１５からの減Ｉ値を絶対値回路２１およ
びＬＰＦ　２２を介して乗算器２３の一方の入力に与え
る。この乗算器２３の他方の入力には。

係数Ａが人力されており、従って乗算器２３の出力には
、α０をＡ倍したαが出力される。一方。

乗算器２４には１乗算器２３の出力と係数Ａとが人力さ
れておシ、これによって乗算器２４の出力にβ＝Ａ２β
０を得ることができる。なお、ループフィルタ３をｆイ
ソタル回路で構成する場合には、第５図に示すように、
αとβとをテーブル化したＲＱ＋Ｖ１２５を用い、ＬＰ
Ｆ’　２２の出力を上記ＲＯＭ　２５のアドレスとして
与えるようにしてもよい・仄に第１図の構成の位相同期
回路の動作について説明する。

まず初期位相引込み時には、入力信号ＳｉとＶＣＯＩの
出力Ｓ。とに周波数差があるので、ＰＯ２からの位相誤
差信号ｅは、ループフィルタ３の係数回路４および加′
ｎ器５を介してＶＣＯＩ　Ｔｈ　１ｌｉｆＪ　＃　ｔ、
で、ＶＣＯＩの出力Ｓ。全入力信号Ｓ１と同期する方向
に変化させる。ｖＣＯｌの制御信号の値は周波数オフセ
ット量を示しており、最終的には同期が確立された段階
でループフィルタ３の内部のメモリ８に蓄積される。

しかし、初期位相引込み時の過渡状態においては。

まだ上記メモリ８の内部には１周波数オフセット量が蓄
積されていない。したがって、この状態ではループフィ
ルタ、？からＬＰＦ　ｌ　１を介して与えられる値と、
上記メモリ８の内容とには大きな差がある。この差によ
って係数設定回路１６は、α。

βを増加させるので、ループダインが増大し、速やかな
引込み動作が行われる。

一方、同期が確立されると、メモリ８に周波数オフセッ
ト量が蓄積されるので、減算器１５の出力は減少する。

この九め、係数設定回路１６は。

係数α、βを減少させるので、ルーググインが減少し、
ループは狭帯域化する。この結果、同期出力Ｓ。はソッ
クがな（、Ｍｆに対し安定なものとなる。

久Ｋ、同期が確立されｆｃ後に、入力信号組と同期出力
Ｓｏとの間に大きな周波数差を生じた場合については、
以下の通りでろる。このような現象は。

例えばフェーゾングのある状況下で移動局がトンネルな
どに出入りして回線が瞬断された場合等に生ずる。この
場合には、周波数オフセット艦が新たな値になるにも拘
らず、ループフィルタ３のメモリ８の内容は以前の周波
数オフセット量を呆持してめるので、減算器１５から差
出力が現れ、係数設定回路１６を介して係数α、βが増
加する。

これによってループデイ／が増加して速やかな同期が確
立される。同期が確立されると、上記と同様にα、βが
減少し、ループが安定化する・第６図に、位相同期回路
をこのよりに構成した場合の（Ｘの経時的変化の様子を
入力信号Ｓ１とＶＣＯＩの出力Ｓ。とのル℃波ａ差（ざ
−レートによる正規化値）Δｆｆｒ”ラメータとして示
した。この図から明らかなように、Δｆが小さい程αが
速やかに減小し、同期確立からループ安定化への移行が
速やかに成されることが分る。

また、第７図および第８図にＴｌ１ｖｌＡ方式における
初期位相引込み時、第９図にＱＰＳＫ搬送波の周波数が
ステップ状に変化した時の各種・量ラメータの変化をシ
ミ、レートした結果を示す。なお、第７図はノイズを付
加した場合、第８図はノイズを付加しない場合をそれぞ
れ示している。α、減算器１５の出力および位相誤差信
号ｅは、それぞれ極めて短時間に収束しておシ１本実施
例の有効性が確認された。

なお、本発明は上述した実施例に限定されるものではな
い。

すなわち、上記実施例では周波数オフセット量を監睨す
る手段として、ループフィルタ３の出力を積分するＬＰ
ＦＩＩを用いたが、例えば第１０図に示すように、位相
同期回路の主体をなすＰＬＬとは別個に形成された一久
ループＰＬＬ　３１とＬＰＦ’　３２とで４．４成する
ようにしても良い。−久ルーｆ　ＰＬＬ３ノは、　ＶＣ
Ｏ’３３と、　コ（ＩＩ）ＶＣＯ３３（Ｄｍカド入力信
号Ｓｉとの位相差を検出するＰＯ３４と、このＰＯ３４
からの位相誤差信号ｅ′に十分に大きなディンα′を掛
けて制御信号としてＶＣＯ３３に＃遠する係数回路３５
とで構成される。

かかる構成によれば、−矢ループＰＬＬ　３１のゲイン
が十分に大きいので、入力信号に運やかに同Ｊυ１し、
結局、ＬＰＦ　３２の出力には周波数オフセット量に対
応する値が出力される。

また、第１１図は、ＰＯ４１、係数回路４２、加算器４
３およびＶＣＯ４４で一久ルーｆ　ＰＬＬ　Ｊ　ｓを＋
１“４成した例であり、メモリ８の内容は、加算器４３
の一方の人力に与えられている。このループも十分に大
きなゲインα′を有しているので、＃よぼ瞬時に一定の
位相誤差を持ちつつ同期する。この一定の位相誤差は１
入力信号の周波数オフセットと、メモリ８の記憶値との
差に対応している。したがって、この匣相誤差を観測し
、それに基づいてループフィルタ３の係数α、βを変更
することによって適応的に位相引込みあるいは位相追従
特性の改善が図れる。

以上はループフィルタ３のメモリ８の内容と周波数オフ
セット量との差に基づいてループ係数を変更するもので
あった。こｆＬらの例でンよ、ループ係数の変更が検出
される周波数オフセット量に影響を与えるため、ルーフ
°ダインが加速度的に変化して応答性が非常に良いとい
う利点がある。

このように周波数オフセット旭に基づいてループ係数を
変更する他に、ＰＯ２から出力される位相誤差信号ｅ又
は位相誤差信号ｅの増加率に基づいてループ係数を変更
することも考えられる。

第１２図は位相誤差信号ｅを監視値とする例を示し念も
ので、ＰＯ２から出力される位相誤差信号が係数設定回
路５ノに人力されている。係数設定回路５１は入力され
た位相誤差信号ｅからループフィルタ３の係数α６βを
決足し、ループフィルタ３の係数回路４，６をＩ／ｌ整
する。この恍ｉ＄、設定回ｊ洛５ノは１例えば第１３図
にボナように構成される。位相誤差信号８は、係数回路
５２を介して第ｌのＬＰＦ’　５３で雑廿成分をろ波さ
れ、絶対値回路５４で絶対値を取られた麦、更に第２の
工、ＰＦ５５を介し、乗算器５６の一方の端子に人力さ
れる。この乗′ｇ器５６の他方の人力には係数βの初期
１直β。が与えられており１束７Ｔ器５６の出力βがＬ
ＰＦ　５５の出力に比例するような係ａ変更を行う。係
数αは、第３図の直線Ｌ＋　　（α＝２メーβ）に沿う
ように、ＲＯＭ　５７によるテーブルで、ノの値から求
めるようにしている。これによってクリティカル・ダン
ピングの特性を維持しつつ係数変更を行うことができる
。勿論α、βの双方ｆ：ＲＯＭテーブルから直接求める
ようにしても良い。ＬＰＦ’５．３　、５５の時定数は
、位相同期回路の自体の時定数に比べて十分に小さく設
定することが望ましい。これによって位相追従特性の向
上化が図れるからである。

また、第１４図に示すように、絶対値回路５４の出力で
自らのＬＰＦ５３の係数も変化させるようにした係数設
定回路５ノを用い、位相誤差信号ｅの増加に伴ってＬＰ
Ｆ　５３の時定ａｆｃ小さくするようにすることも考え
られる。このようにすると、周波数オフセットｉを監視
する先の実施例と同様に位相引込みレンツを加速度的に
増加させることができ、応答性を向上させることができ
る。

第１５図に、第１２図及び第１３図に示す回路を用いた
場合の位相引込み特性を示す。これはす／ｆリングレー
トの３％の周波数ステ・／ｆ変動（ｉｕ相ランプ変動）
に対する位相追従特性を示したものである。この図から
、位相ステップ変・肋に対しても高速追従がなされてい
ることが分る。

なお、本発明は１位相同期回路がサイクルスリップを生
じた場合に無条件で、α、βを最大値まで増加させる機
能を付加すると、さらに同期引込みの時間を短縮するこ
とができる。サイクルスリップの検出には、例えば第１
６図に示す回路を用いろことができる。この回路は、第
１図のＰＯ２の出力である位相誤差信号ｅｆ人力とする
。まず加算器６１で位相誤差信号ｅの累積加算値を得、
この値を絶対値回路６２を介して第１の比較器６３の一
方の人力に与える。第１の比較器６３の他方の人力には
、’ｇｌのしきい値Ｔｈｅが与えられている。

第１の比ｆ９．器６３は、絶対値回路６２・の出力がＴ
ｈｌを１沼えた時に′″ｌ′を出力する。この出力は。

タイマー回路６４のトリガー信号となる。タイマー回路
６４は一定時間Ｔだけ第２の比較器６５を動作町１ｇな
状態にさせる。第２の比較器６５は、この期間Ｔに絶対
値回路６２の出力が第２のしきい値ＴｈＸを下回った場
合には、サイクルスリ７７゜検出信号を出力する。つま
り、第１７図のＰｌからＰ２に変化した場合にサイクル
スリツノが生じるが、この場合には、加算器６１の出力
は、第１８図に示すように、一旦増加して、急激に減少
するという挙動を呈する。したがって、ある第１のしき
い値Ｔｈｌを超えたことｔ−検出したら、一定時間Ｔの
間に第２のしきい値’ｆ’　ｈ　２よりも下回るかどう
かを検出することによってサイクルスリップを検出でき
る。サイクルスリップを検出したら、α、βを最大値に
変化させ、後は上述した同期６（１立動作を行わせるよ
うにすルば良い。

なひ、本発明は、アナログ通信、ガイノタル通イだのい
ずれの場合にも適用０Ｔｌｆｆｉ巳でわることはいうま
でも無く、またキャリア再生の分野だけでなく。

トラッキング回路、復製回路など、位相同期が必要な種
々の用途に適用可能である。

また、不発明は１入力信号が直交位相関係にある２信号
であっても良い。この場合の回路構成例を第１９図に示
す。即ち、直交２信号１ｅＱは、複素乗算回１栴７）に
よって、ＶＣＯ７２の直交２信号と複：Ｉｇ乗算される
。この複素乗算結果を示す直交２信号は、変換手段であ
るｔａｎ−’　ＲＯＭ　７３によって１位相（角度）成
分に変換され、位相誤差信号トしてループフィルタ３に
与えられ、このループフィルタ３を介してＶＣＯ７２の
制御信号として湯速される。つまり、この回路では、複
素乗算回路７１とｔａｎ　　ＲＯＭ　７３とで位相比較
器が構成される。ループフィルタ３　、　ＬＰＦ　１１
　、減算器１５及び係数設定回路１６は第１図に示した
構成と同様であり、ループフィルタ３の係数を適応的に
変更できるようになっている。ＶＣＯ７２はループフィ
ルタ３の出力を加算する加算器８ノと、この加算器８１
の出力を直交２信号に変換するためのｔｉｎ　ＲＯＭ　
８２　、　ｃｏｉ　ＲＯＭ　８３とで構成されている。

また、複素乗算回路７ノは１入力信号！と＊　ＲＯＭ１
１２　、　Ｑ）Ｓ　ＲＯＭ　８３の出力とをそれぞれ乗
算する乗算器８５．８４と、入力信号Ｑと−ｄａＲＯＭ
１２．。

ＲＯＭ　８３の出力とをそれぞれ乗算する乗算器８７゜
８６と、乗算器８４．１１６の出力の差ｔｌ−ｔａｎ−
’ＲＱＭ７３に出力する減算器８８と１乗算器８５．８
７の出力のネロをｔａｎ−１ＲＯＭ　７３に出力する加
算器８９とで構成されている。

このような構成であると、この回路を特にフェージング
のある無線回線を介して受信された信号の同期をとる同
期検波回路に適用した場合、位相比較器或はその一部と
してのｔａｎ　　ＲＯＭ　７３が、入力信号の振幅に依
存せずに位相誤差イ百号である位相（角度Ｊ成分を抽出
できるので、全体として耐フェーソング特性を著しく向
上させることができる。

第２０図にレーレ−７エーソングのある回線を通過して
きた、入力信号の振１陥、位相信号及びループ係数αの
時間的変化を示す。レーレーフェーソングにおいては、
概して入力信号電力が小さいときに位相変動が大きい。

そのような時には、位相変動に十分に追従できるように
ループ係数を大になるように設定することが望ましい。

また、この時、ループ係数制御用の信号は人力４ｇ号の
振幅の影響を受けないことが望ｌしいので、この回路の
ように、ｊａｎ　　ＲＯＭ　７３を用いる効果は極めて
大きいと言える。

なお、本発明は周波数オフセット量を監視する手段を周
波数ディスクリミネータによって＋１４成することもで
きる。

［発明の効果］以上述べたように、本発明によれば、初期位相同期確立
時に大きな周波数オフセットや位相誤差が存在する場合
や、同期外れを起こした場合でも、高速位相引込みが可
能で、かつ同ル］確立後の定常状態では雑音に影響され
ないノックの少ない同期信号を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る位相同期回路のブロッ
ク図、第２図は同回路の等価線形モデルを示すブロック
図、第３図は同回路における植種の条件下でのループフ
ィルタの２つの係数の関係を示す図、第４図および第５
図は同回路における係数設定回路の具体的構成例をそれ
ぞれ示すブロック図、第６図は同回路におけるフィルタ
係数の時間的変化を示す図、第７図および第８図は同回
路でＴＤＭＡ信号を受信した場合の初期位相引込みの様
子をシミュレートした波形図、第９図は同回路でＱＰＳ
Ｋ　Ｒ調ｅ、を受信中に同期外れを生じた場合の貴引込
み動作の様子をシミュレートした波形図、第１０図〜第
１２図は本発明のそれぞれ他の実施例に係る位相同期回
路の構成を示すブロック図、第１３図及び第１４図は第
１２図における係数設定回路のｆｆｌ成例をそれぞれ示
すブロック図、第１５図は第１２図及び第１３図に示し
た回路の位相引込みの様子をシミ、レートシ九波形図、
第１６図は本発明の更に他の実施例に係るサイクルスリ
ップ検出回路を示すブロック図、第１７図および第１８
図は同回路の動作を説明するための図、第１９図は本発
明の更に他の実施例に係る位相同期回路を示す図、第２
０図はそのシミュレート波形を示す図である。、３３，４４．７２・・・電圧制御発振器、２゜３４．
４１・・・位相比較器、３・・・ループフィルタ、１、
２２．３２，５３．５５・・・低域通過フィルタ、１５
・・・減算器、１６．５１・・・係数設定回路、２、５
４．６２・・・絶対値回路、５６・・・乗算器、２ｓ、
５７・・・ＲＯＪ　６７・・・加算器、６３．６５・・
・比較器、７ノ・・・複素乗算回路、７３・・・ｔａｎ
　　ＲＯＩＶＩ。出願人代理人　　弁理士　鈴　江　武　彦第１図第２図第３図第４図　１第５図、、５３　　　　　　　　　　　５５（−２ａ−β）第１５図

Claims

【特許請求の範囲】

（１）入力信号と電圧制御発振器の出力との位相誤差信
号を位相比較器で得るとともに、上記位相誤差信号を、
ループフィルタ係数が変更可能でかつ同期確立後の定常
状態で前記入力信号の基準周波数からのずれ量である周
波数オフセット量が蓄積されるメモリを備えたループフ
ィルタを介して前記電圧制御発振器の制御電圧として与
え、前記電圧制御発振器の出力に前記入力信号に同期し
た出力を得る位相同期回路において、前記メモリの記憶内容とは別個に前記周波数オフセット
量を監視する手段と、この手段で監視された周波数オフ
セット量と前記ループフィルタ内のメモリに蓄積された
値との差が大なるときはループ係数を引込み域が大とな
るように調整し、小なるときはループ係数を引込み域が
小となるよりに調整すべくループフィルタ係数を変更す
る手段とを具備したことを特徴とする位相同期回路。
（２）前記ループフィルタ係数を変更する手段は、前記
周波数オフセット量を監視する手段で監視された周波数
オフセット量と前記ループフィルタ内のメモリに蓄積さ
れた値との差が大なるときはループゲインを増大させ、
小なるときはループゲインを減少させるべく前記ループ
フィルタ係数を変更するものであることを特徴とする特
許請求の範囲第１項記載の位相同期回路。
（３）前記周波数オフセット量を監視する手段は、前記
ループフィルタの出力から低域成分を抽出する低域通過
フィルタであることを特徴とする特許請求の範囲第１項
記載の位相同期回路。
（４）前記周波数オフセット量を監視するる手段は、前
記入力信号に同期するループゲインの大きなＰＬＬ回路
であることを特徴とする特許請求の範囲第１項記載の位
相同期回路。
（５）前記ループフィルタは、全域通過系と積分系とに
より構成され、前記ループフィルタの係数を変更する手
段は、前記全域通過系の係数をＡ倍にした時に積分系の
係数をＡ＾２倍するものであることを特徴とする特許請
求の範囲第１項記載の位相同期回路。
（６）前記ループフィルタは、全域通過系と積分系とに
より構成され、前記ループフィルタの係数を変更する手
段は、前記全域通過系の係数をα、前記積分系の係数を
βとしたとき、α＝２√β−βなる関係で両係数を変更
するものであることを特徴とする特許請求の範囲第１項
記載の位相同期回路。
（７）前記ループフィルタの係数を変更する手段は、サ
イクルスリップを検出した時に前記ループフィルタの係
数を増加させることを特徴とする特許請求の範囲第１項
記載の位相同期回路。
（８）前記位相誤差比較器は、直交２信号からなる入力
信号と前記電圧制御発振器の直交２信号からなる出力と
を複素乗算する複素乗算回路と、この複素乗算回路の直
交２信号からなる出力を位相成分又は角度成分を表わす
量に変換する変換手段とを具備したものであることを特
徴とする特許請求の範囲第１項記載の位相同期回路。
（９）入力信号と電圧制御発振器の出力との位相誤差信
号を位相比較器で得るとともに、上記位相誤差信号を、
ループフィルタ係数が変更可能なループフィルタを介し
て前記電圧制御発振器の制御電圧として与え、前記電圧
制御発振器の出力に前記入力信号に同期した出力を得る
位相同期回路において、前記位相誤差信号又は位相誤差信号の増加率が大なると
きはループ係数を引込み域が大となるように調整し、小
なるときはループ係数を引込み域が小となるように調整
すべくループフィルタ係数を変更する手段を具備したこ
とを特徴とする位相同期回路。
（１０）前記ループフィルタ係数を変更する手段は、前
記位相誤差信号を低減ろ波する低域通過フィルタを備え
、該低域通過フィルタの出力の絶対値が大なるときはル
ープフィルタ係数を増加させ、小なるときはループフィ
ルタ係数を減少させるものであることを特徴とする特許
請求の範囲第９項記載の位相同期回路。
（１１）前記低域通過フィルタは、フィルタ係数が変更
可能で、上記低域通過フィルタの出力の絶対値が大なる
ときは自ら上記フィルタ係数を増加させ、小なるときは
自ら上記フィルタ係数を減少させるものであることを特
徴とする特許請求の範囲第１０項記載の位相同期回路。
（１２）前記ループフィルタは、全域通過系と、積分系
とによって構成され、上記積分系の係数が、上記位相誤
差信号又は位相誤差信号をろ波して得られた信号の振幅
絶対値に少なくとも所定の領域で比例するように変動す
ることを特徴とする特許請求の範囲第９項記載の位相同
期回路。
（１３）前記ループフィルタは、全域通過系と積分糸と
により構成され、前記ループフィルタの係数を変更する
手段は、前記全域通過糸の係数をＡ倍にした時に積分系
の係数をＡ＾２倍するものであることを特徴とする特許
請求の範囲第９項記載の位相同期回路。
（１４）前記ループフィルタは、全域通過系と積分系と
により構成され、前記ループフィルタの係数を変更する
手段は、前記全域通過系の係数をα、前記積分系の係数
をβとしたとき、α＝２√β−βなる関係で両係数を変
更するものであることを特徴とする特許請求の範囲第９
項記載の位相同期回路。
（１５）前記ループフィルタの係数を変更する手段は、
サイクルスリップを検出した時に前記ループフィルタの
係数を増加させることを特徴とする特許請求の範囲第９
項記載の位相同期回路。
（１６）前記位相誤差比較器は、直交２信号からなる入
力信号と前記電圧制御発振器の直交２信号からなる出力
とを複素乗算する複素乗算回路と、この複素乗算回路の
直交２信号からなる出力を位相成分又は角度成分を表わ
す量に変換する変換手段とを具備したものであることを
特徴とする特許請求の範囲第９項記載の位相同期回路。