CN1249568A - 含有频率合成器和鉴相器的无线电设备 - Google Patents

含有频率合成器和鉴相器的无线电设备 Download PDF

Info

Publication number
CN1249568A
CN1249568A CN99120262A CN99120262A CN1249568A CN 1249568 A CN1249568 A CN 1249568A CN 99120262 A CN99120262 A CN 99120262A CN 99120262 A CN99120262 A CN 99120262A CN 1249568 A CN1249568 A CN 1249568A
Authority
CN
China
Prior art keywords
signal
phase
phase discriminator
frequency
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99120262A
Other languages
English (en)
Inventor
J·A·查巴斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1249568A publication Critical patent/CN1249568A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)
  • Transmitters (AREA)

Abstract

根据本发明的设备包括锁相环型的频率合成器(30)。为了获得快速锁相,还含有一个以最佳特性曲线为特色的鉴相器。当未锁相时,鉴相器的输出电压保持恒定,这为所述环路提供相当大的增益以获得锁住。当锁相时,鉴相器产生与相位差成正比的误差信号。应用场合:无线电话设备。

Description

含有频率合成器和鉴相器的无线电设备
本发明涉及包括频率合成器的无线电设备，所述频率合成器特别含有一种鉴相器，用来将第一信号的相位与第二信号的相位进行比较，所述鉴相器由用来产生代表所述第一和第二信号之间相位差的输出信号的第一时序电路构成。
本发明还涉及这样的鉴相器以及比较两个信号的各种相位的方法。
这样的设备是众所周知的，并能找到很多的应用，特别是在使用由合成器确定的很多频道的便携式电话机的领域。可以记起，实质上，合成器是由在最终确定合成器输出频率的频率分割之后，跟随基准频率的电压控制的可变振荡器构成的。
当所述设备处于备用方式时，它或多或少周期性地与网络连接，为了节约能源，希望合成器尽可能长时间地处于休止状态，这意味着可变振荡器以最快的方式与基准频率同步。能够获得快速同步的元件之一是鉴相器。在专利文件EP 0 500 014中能够找到对于这种鉴相器的描述。
如果这种已知的鉴相器对于-π和+π之间的相位差提供良好的指示，那么，对于更大相位差，以及对于具有不同频率的信号，这种指示将不再能满足要求。
本发明提出一种以良好的相位特性为特色的鉴相器，以便得到可变振荡器的快速同步。
因此，这种设备的特征在于，所述鉴相器包括第二时序电路，用来当第一信号和第二信号具有不同频率时产生一种恒定的信号。
这样，由于本发明，当信号的频率不同时，等于最大值的直流信号允许迅速地校正电压控制振荡器的频率，从而以最快的方式获得所述振荡器的同步。
将参考下文中所述的作为非限制性例子的实施例阐明本发明的这些和其他方面，从中将明白本发明的这些和其他方面。
附图中：
图1表示根据本发明的设备，
图2表示构成图1中所示设备的一部分的合成器的示意图，
图3表示构成图2中所示合成器的一部分的鉴相器的示意图，
图4是用于说明图3中所示鉴相器的第一时寸序图，
图5是用于说明图3中所示鉴相器的第二时序图，
图6表示鉴相器的响应曲线。
图1中示出根据本发明的无线电设备。该设备由发射电路1，和经由天线共用器8与天线5连接的接收电路2构成。麦克风11，以及接在其后的、产生待发送到调制器15的语音信号的模拟/数字转换器12构成了发射电路1。解调系统20，以及接在其后的解码器25和扬声器27构成了接收电路2。利用合成器30，经由频道来控制接收和发射系统。
图2表示一种传统型合成器30的结构。它由其信号被分频器37频率分割的电压控制振荡器35构成。分频比确定将实行传输的频道。分频器37的输出信号E1通过鉴相器40与石英晶体振荡器39的输出信号E2进行比较。该鉴相器的输出信号S经由控制滤波器42加到电压控制振荡器35上。
图3详细地表示了根据本发明的鉴相器。
信号E1和E2分别加到标号为51和52的两个D型触发器的时钟输入端。这些触发器的输入端D固定地接收具有逻辑“1”值的信号，而输入端R接收“与非”门55的输出信号。触发器51和52的输出信号Q1和Q2不仅被加到门电路55的输入端，而且还被加到JK型触发器61和62的输入端J、触发器61和62的输入端K以及“或”门71和72的第一输入端。触发器61和62的输出信号加到所谓电流泵75的传统型电路的输入端。门电路71和72的第二输入端连接到后面的触发器61和62的输出端。触发器61和62的时钟输入端接收相应的信号E1和E2，并且它们的输出端Q分别产生QQ1和QQ2信号。
简言之，所述鉴相器包括：由具有已知的鉴相器结构的触发器51和52所构成的第一时序电路；由触发器61和62所构成的第二时序电路；以及主要由“或”门电路71和72构成的耦合电路，该耦合电路能够将控制信号从这些时序电路馈送到电流泵。
下面借助于图4说明作为第一个实施例的所述鉴相器的工作。这种方式涉及信号E1和E2具有相同频率的情况。一种情况从t0时刻开始，并认为触发器的输出端上信号Q1和Q2处在逻辑“0”状态。在t1时刻信号E1由低变为高引起触发器触发，使得触发器51将其D端的逻辑“1”值传输到其输出端Q。于是信号Q1呈现逻辑“1”值。在t2时刻，信号E2的上升边沿的出现使得触发器52的输出端信号Q2呈现逻辑“1”值。但是这种状态将改变，因为事实上来自触发器55具有逻辑“0”值的有效信号被加到触发器51和52的输入端R上。因此t2时刻之后，信号Q1和Q2呈现逻辑“0”值。
就触发器61和62而言，可以看出在信号E1有效转变之前，信号Q1为逻辑“0”值并且信号Q2为逻辑“0”值，使得信号QQ1保持它的值。同时还可以看出在E2信号有效转变之前，信号Q1为逻辑“1”值并且信号Q2为逻辑“0”值，使得信号QQ2呈现逻辑“0”值。因此，“或”门71和72打开，于是，所述鉴相器的工作与先有技术鉴相器的工作相同。
下面借助于图5解释根据另一实施例的鉴相器的工作，在该实施例中信号具有不同频率。这样在该图中，在信号E1于t0时刻发生的第一转变和该信号的第二转变之间，信号E2在t11时刻和t12时刻有两次转变。由于出现在t11时刻的E2的转变要比t10时刻迟，因此可以肯定在t12时刻信号Q1和Q2具有逻辑“0”值。这样，t12时刻之后，Q2＝“1”而Q1＝“0”，使得在E1出现有效转变的t13时刻，Q1呈现逻辑“1”值并由于门电路55的输出信号而马上消失。t13时刻之后，信号QQ1呈现逻辑“0”值。此后，在t14时刻，出现信号E2的有效边沿，它将影响触发器52和62，信号Q2将由逻辑“0”值变为逻辑“1”值，并且由于这一事实，信号QQ2将具有逻辑“1”值。在t15时刻，出现信号E2的另一有效边沿，信号Q2保持为逻辑“1”值，同时，信号QQ2保持为逻辑“1”值。在t16时刻，这时出现信号E1的有效边沿。因此，信号Q1呈现为逻辑“1”值，并且由于信号Q2使“与非”门导通、所以该信号马上消失。由于在其输入端J和K分别接收信号“0”和“0”，所以信号QQ1保持在时间t13获取的逻辑“0”值。在t17时刻，出现信号E2的上升边沿。这时认为该上升边沿是在信号Q1瞬时上升之后出现的，使得在触发器62的J和K输入端存在信号“0”和“0”，因此，该触发器保持其在时刻t17之前的状态。在出现E2的上升边沿的t18时刻，信号QQ2仍保持逻辑“1”值。在信号E2仍为上升边沿的t19时刻，该信号保持同一状态。在t20时刻之前，触发器62的输入端J和K的信号分别具有逻辑“0”和逻辑“1”值，它使信号QQ1保持为“0”。这样，当考虑到信号的频率不同时，信号QQ1和QQ2保持恒定，这使得有可能产生一种使振荡器35(图2)快速同步的误差信号。这在图6中用图解法表示了出来，该图显示了图3所示的鉴相器的响应，即，信号S的变化是信号E1和E2相位误差和/或频率误差的函数φ(E1，E2)。应当指出，这里涉及滞后效应。实际上，如果频率相接近，则信号QQ1和QQ2的值将不改变。为了使其显而易见，图5表示不再出现18和19的边沿，信号Q1和Q2因此而保持为逻辑“0”值(虚线所示)，它使得触发器61和62的状态都不变化。图6中的实曲线描绘了当相位达到一致时的情况。
可以用不同的方法来实现本发明的电路。例如，采用与存储元件相连接的逻辑电路。

Claims (7)

1.一种无线电设备，它包括频率合成器，后者特别含有用来将第一信号的相位与第二信号的相位进行比较的鉴相器，所述鉴相器由用来产生代表所述第一和第二信号之间相位差的输出信号的第一时序电路构成，其特点在于：所述鉴相器包括当所述第一和第二信号具有不同频率时产生恒定信号的第二时序电路。
2.权利要求1的设备，其特点在于：所述第二时序电路由至少一个触发器和一个连接器电路构成，所述触发器具有用来分别接收所述第一和第二信号的时钟输入端，所述连接器电路用来当所述第一和第二信号的频率不同时将这些触发器置于稳定状态。
3.权利要求1或2的设备，其中，所述鉴相器包括具有逻辑信号控制输入端的电流泵电路，其特点在于：所述鉴相器包括耦合电路，用来当所述第一和第二信号具有不同的频率时把由所述第二时序电路确定的信号提供给所述控制输入端，并且，当所述信号由于相位相同而通过时，提供由所述第一时序电路确定的信号。
4.适用于权利要求1至3中的一项的设备的鉴相器，其特点在于：它尤其是由用来产生代表所述第一和第二信号之间相位差的输出信号的第一时序电路和用来当所述第一和第二信号具有不同频率时产生直流信号的第二时序信号构成。
5.权利要求4的鉴相器，其特点在于它包括耦合电路，用来当所述第一和第二信号具有不同的频率时把由所述第二时序电路确定的信号提供给所述控制输入端，并且当所述信号由于相位相同而通过时，提供由所述第一时序电路确定的信号。
6.用于权利要求1至3中的一项的设备中、用来控制信号频率合成器的方法，其特点在于：
使用这样一种频率鉴相器：当加到其输入端的信号具有相同频率时，该鉴相器产生相位差信号，而当加到其输入端的信号具有不同频率时，产生恒定的信号。
7.权利要求6的方法，其特点在于：提供一种滞后周期，用来当所述信号经过了不同频率之后呈现具有不同相位的相同频率时，把所述鉴相器的所述输出信号保持在恒定电平上。
CN99120262A 1998-09-29 1999-09-24 含有频率合成器和鉴相器的无线电设备 Pending CN1249568A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9812162 1998-09-29
FR98/12162 1998-09-29

Publications (1)

Publication Number Publication Date
CN1249568A true CN1249568A (zh) 2000-04-05

Family

ID=9530965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99120262A Pending CN1249568A (zh) 1998-09-29 1999-09-24 含有频率合成器和鉴相器的无线电设备

Country Status (7)

Country Link
US (1) US6329847B1 (zh)
EP (1) EP0991193A1 (zh)
JP (1) JP2000114963A (zh)
KR (1) KR20000028716A (zh)
CN (1) CN1249568A (zh)
SG (1) SG78397A1 (zh)
TW (1) TW453039B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000055981A1 (de) * 1999-03-12 2000-09-21 Siemens Aktiengesellschaft Sendeempfänger
WO2002094029A1 (en) 2001-05-18 2002-11-28 Global Protein Products Method of inhibiting fungal growth
FI114886B (fi) * 2001-06-29 2005-01-14 Nokia Corp Menetelmä ja laite taajuussyntetisaattorin tehokkuuden parantamiseksi
WO2004004126A1 (en) * 2002-06-28 2004-01-08 Advanced Micro Devices, Inc. Phase-locked loop with automatic frequency tuning
GB2426879C (en) * 2003-12-12 2008-01-21 Qualcomm Inc A phase locked loop that sets gain automatically
CN102420604A (zh) * 2011-11-24 2012-04-18 思瑞浦(苏州)微电子有限公司 一种低噪声的占空比恢复电路
WO2014196890A1 (en) * 2013-06-06 2014-12-11 Freescale Semiconductor Inc. Phase detector and phase-locked loop

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4027262A (en) * 1976-03-02 1977-05-31 The Bendix Corporation Phase detector employing quadruple memory elements
JPS6130814A (ja) * 1984-07-10 1986-02-13 ジヨン・フリユ−ク・マニフアクチヤリング．カムパニ−，インコ−ポレ−テツド デジタル式位相検波器
US4764737A (en) * 1987-11-20 1988-08-16 Motorola, Inc. Frequency synthesizer having digital phase detector with optimal steering and level-type lock indication
JPH04262618A (ja) * 1991-02-18 1992-09-18 Advantest Corp 位相検波器
US5949264A (en) * 1996-11-29 1999-09-07 Lo; Dennis C. Digital phase detector and charge pump system reset and balanced current source matching methods and systems
US6100721A (en) * 1999-02-01 2000-08-08 Motorola, Inc. Circuit and method of extending the linear range of a phase frequency detector
US6157218A (en) * 1999-07-14 2000-12-05 Realtex Semiconductor Corp. Phase-frequency detection with no dead zone

Also Published As

Publication number Publication date
US6329847B1 (en) 2001-12-11
EP0991193A1 (fr) 2000-04-05
KR20000028716A (ko) 2000-05-25
TW453039B (en) 2001-09-01
JP2000114963A (ja) 2000-04-21
SG78397A1 (en) 2001-02-20

Similar Documents

Publication Publication Date Title
US5440587A (en) Demodulator for digitally modulated wave
EP0644657B1 (en) Phase-locked oscillator circuit
KR20010079987A (ko) 클럭 동기화 시스템 및 방법
US6150855A (en) Phase-locked loop and resulting frequency multiplier
JPH11191735A (ja) Ｐｌｌシンセサイザ及びその制御方法
CN1249568A (zh) 含有频率合成器和鉴相器的无线电设备
PL168665B1 (pl) Urzadzenie do wytwarzania sygnalów zegarowych dla ukladów przetwarzania cyfrowegoodbiornika telewizyjnego PL PL PL
JPS6348471B2 (zh)
JPS62253224A (ja) 位相同期回路
US5929678A (en) Frequency synthesis circuit having a charge pump
CN114978160A (zh) 一种快速锁定的亚采样锁相环及锁相方法
JP2710901B2 (ja) ディジタルフェーズロックループの動作モードの制御方法及び装置
CA1259661A (en) Am stereo signal decoder
CN114637370B (zh) 内外不同频率参考时钟信号切换电路、装置及方法
JPS6166433A (ja) クロツク同期回路
JPS6059822A (ja) 周波数変換回路
JPH11215112A (ja) Ｐｌｌ回路
Sharoni Fast switching synthesizer
CN2805230Y (zh) 应用于无线调频立体声传输装置的锁相环电路
JPH08223035A (ja) Ｐｌｌ周波数シンセサイザ
JPH06224873A (ja) 送受タイミング同期方法および制御回路
AU747533B2 (en) Frequency synthesisers
JP2003163594A (ja) 位相同期回路
SU1184082A1 (ru) "mhoгoпoзициohhый чactothый mahипуляtop cигhaлob"
JPH05145588A (ja) 搬送波再生回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication