JPS62250187A - 炭化シリコン上のシリコン層のエツチング方法 - Google Patents

炭化シリコン上のシリコン層のエツチング方法

Info

Publication number
JPS62250187A
JPS62250187A JP9358686A JP9358686A JPS62250187A JP S62250187 A JPS62250187 A JP S62250187A JP 9358686 A JP9358686 A JP 9358686A JP 9358686 A JP9358686 A JP 9358686A JP S62250187 A JPS62250187 A JP S62250187A
Authority
JP
Japan
Prior art keywords
etching
layer
sic
substrate
dry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9358686A
Other languages
English (en)
Other versions
JPS6347787B2 (ja
Inventor
Yasushi Kondo
康司 近藤
Tetsuo Takahashi
徹夫 高橋
Yutaka Hayashi
豊 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP9358686A priority Critical patent/JPS62250187A/ja
Publication of JPS62250187A publication Critical patent/JPS62250187A/ja
Publication of JPS6347787B2 publication Critical patent/JPS6347787B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体デバイスの加工技術に関するものであシ
、特に炭化シリコン(Sac)とシリコン(Si)の2
層構造を有する基板の選択エツチング技術に関する。
〔従来技術〕
ドライエツチング技術は、現在ウェットエツチング技術
に比べて半導体デバイスの微細化に適しておシ、重要な
要素技術となっている。
従来、Bi、 SiCのドライエツチングには、平行平
板電極と各種エツチングガスを用いたプラズマイオンエ
ツチングが利用されていた。
8iCのエツチングを例にとると、CF4 (90%)
Ox (10%)の混合ガス0−22 Torr中で、
13.56MHzの高周波0.2W/e−を印加すると
、75〜90A/分のエッチレートが得られている。
このような平行平板を用いたC2番と02によるプラズ
マエツチング法では、SiCとSiの両方がエツチング
されてしまう。Oxの割合やエツチングガスの程類等を
変えてみても、平行平板電極を用いる限り、SiCのエ
ツチングレートに対するSiのエツチングレートの比(
選択比)は高々数倍である。
このようにSiとSiCの選択比があまり大きくないと
、Sac層上に被着したSi層のみをエツチングする際
、エツチング条件と工・ンチング時間の正確な制御が必
要となり、現実的にはSiC層に損傷を与えることなく
Si層のみをエツチングするのはほぼ不可能に近かった
1、J゛°・・・ ングする方法を提供することを目的とする。
以下、本発明について説明する。
〔問題を解決するための手段〕
基板表面でエツチングガス成分のイオンが加速されて、
基板表面に衝撃を与えてエツチングするような平行平板
型のエツチング装置によら装置を用いる。
〔作 用〕
前記、非平行平板型工7チング装置では、Siはエツチ
ングガス成分のイオンと化学反応によりエツチングされ
るが、一方、SiCは化学的に安定であυ、かつ、イオ
ンが基板表面上で命直常に小さい。したがって、Stの
SiCに附子る選−択比が大きいエツチングが可能とな
シ、SiC層−1! にほとんど損傷を与えることなくSi層のみを完本発明
をデバイスプロセスの一部として用い、SacのMOS
FETを作成した例を示す。
面方位(100)のSi基板1の上に、型SiC2を5
i1(番、C3H11およびドーピングガスとしてAL
 (Czル)3を用いて、化学気相成長法によ911m
成長させる0 次にドーピングガスを入れずに同様な方法でル型5IC
3を3QQrLm成長サセル。
ル型SiC3の上にドナーであるリンをドープした多結
晶Si4をスパッタ法あるいは電子ビーム蒸着法によυ
500rLm被着させる。
この多結晶814をソース4A、  ドレイン4Bのよ
うに加工するため、まず、基板表面に後のプラズマ処理
に耐えるレジスト塗布した後、露、光、現像し ソース
4Aとドレイン4Bの上のへレジストを残しておく。
瞥 これを170鴎φ のバレル型プラズマエツチン」装置
(第2図(4))中へ入れ、CF495%、0,5%の
ガス中で13.56 MHz の高周波を約1.7W/
c+m印加する。励起したフッ素等により約9.5分で
ソース4A、ドレイン4B以外の部分の多結晶8i4は
完全に除去される。一方、試料13の表面上でエツチン
グガスは試料表面と垂直な方向に加速されないので、ル
型S(C3には損傷がない。
ソース4A、ドレイン4Bは、ル型S(C3とオーム性
接触をしている(第1図(A))。
次に11000C乾燥酸素雰囲気中で表面を熱酸化させ
る。2時間の酸化でル型StC3の上には約48rL7
71のSigh 5 Aが形成され、ゲート酸化膜の役
目をさせる。多結晶Siの上には約160rLmの8t
Oz5Bが形成され、ソース4A、ドレイン4Bの絶縁
材として働く(第1図(B) ) 。
次にアルミニウム(AZ )を2007Lm蒸着後パタ
ーニングし、ゲート電極6を形成しMOSFETが完成
する(第1図(C) )。
必要に応じてソース4A、  ドレイン4B上の二1−
スの一部として用いて製作したSiCのMOSFETの
特性を第3図に示す。
〔実施例2〕 実施例1と同じ構造を有するSiCMOSFETのff
作プロセスに、レーザーエツチング装置を用いることも
可能である。
すなわち、多結晶St 4をソース4A、ドレイン4B
に加工する際、塩素((Jz)ガス100 Torr中
で488rL77Lのアルゴンイオンレーザ−を照射す
る(第2図(b))。励起した塩素によシ多結晶si4
はエツチングされるが、試料表面上でガスの加速成分が
ないのでル型SiC3はエツチングされない。
〔実施例3〕 実施例1ふ同じ構造を有するsiCMO8FETン4B
に加工する際、67ン化イオウ(SF6)のECRプラ
ズマを照射すると(第2図Ce) ) 、励起したフッ
素等によシ多結晶Si4はエツチングされるが、エツチ
ングガスが試料13に垂直な加速成分をもたず、また、
あってもイオン除去用メツシュ15でさえぎられるので
、ル型5i3Fiエツチングされない。
〔発明の効果〕
以上説明したように、本発明のエツチング方法はSiC
表面に被着したSiを有する基板において、バレル型プ
ラズマエツチング装置、レーザーエツチング装置、EC
Rプラズマエツチング装これにより、SiC表面に被着
したSiの微細加工が可能となり、SiCデバイス製作
プロセス等に断面図、第2図囚、田)、(C)は夫々、
本発明の詳細な説明するための模式図、第3図は本発明
を利用して製作したSzCMOSFETの電流電圧特性
図である。− 図中、1はSi基板、2はP型5iC13はル型5iC
14は多結晶Si、4Aはソース、4Bはドレイン、5
A、5Bは夫々5iCh、6はゲート電極、7は高周波
コイル、8は石英ガラス容器、9はシールドメツシュ、
10はアルゴンイオンレーザ−111はレーザービーム
、12は石英ガラス窓、13は試料、14は電磁石、1
5はイオン除去用メツシュ、16はプラズマ流である。
1“z、°−“− 指定代理人 電子技術総合研究所長 佐 藤 孝1平1
、=。
第1図 4: 多相晶S1  6:ゲートm極 cF4(A) #P鬼 第2図 (C1 墨 1罎デ婦( 16: ブヲスーマガも

Claims (1)

    【特許請求の範囲】
  1. 炭化シリコンとシリコン層との少なくとも2層を有する
    基板のシリコン層のみを選択的にエッチングするドライ
    エッチングにおいて、エッチングガスが基板表面上に垂
    直な主たる加速成分を有しないエッチングガス雰囲気中
    でエッチングを行うことを特徴とする炭化シリコン上の
    シリコン層のエッチング方法。
JP9358686A 1986-04-23 1986-04-23 炭化シリコン上のシリコン層のエツチング方法 Granted JPS62250187A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9358686A JPS62250187A (ja) 1986-04-23 1986-04-23 炭化シリコン上のシリコン層のエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9358686A JPS62250187A (ja) 1986-04-23 1986-04-23 炭化シリコン上のシリコン層のエツチング方法

Publications (2)

Publication Number Publication Date
JPS62250187A true JPS62250187A (ja) 1987-10-31
JPS6347787B2 JPS6347787B2 (ja) 1988-09-26

Family

ID=14086386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9358686A Granted JPS62250187A (ja) 1986-04-23 1986-04-23 炭化シリコン上のシリコン層のエツチング方法

Country Status (1)

Country Link
JP (1) JPS62250187A (ja)

Also Published As

Publication number Publication date
JPS6347787B2 (ja) 1988-09-26

Similar Documents

Publication Publication Date Title
US4255230A (en) Plasma etching process
US4264409A (en) Contamination-free selective reactive ion etching or polycrystalline silicon against silicon dioxide
JPH03114226A (ja) 微細構造デバイスにおけるSiエッチング残留物除去方法
JPS58204538A (ja) 集積回路を含む基板上に金属ケイ化物・ポリシリコン二重層の構造を作る方法
EP0767490A1 (en) Method of etching silicon carbide
JPS61285714A (ja) 半導体構造の製造方法
US4479850A (en) Method for etching integrated semiconductor circuits containing double layers consisting of polysilicon and metal silicide
US3426422A (en) Method of making stable semiconductor devices
JPS63117423A (ja) 二酸化シリコンのエツチング方法
US4040893A (en) Method of selective etching of materials utilizing masks of binary silicate glasses
JPS62250187A (ja) 炭化シリコン上のシリコン層のエツチング方法
JPH0351095B2 (ja)
KR900006020B1 (ko) 질화실리콘 막의 건식식각 방법
JPH03241740A (ja) 半導体装置の製造方法
JPS6258663A (ja) 半導体装置の製造方法
JPS58132933A (ja) 選択ドライエツチング方法
JPH0410739B2 (ja)
JPS6266629A (ja) 薄膜形成方法
JPS643337B2 (ja)
JPS6050055B2 (ja) エツチング方法
JPH0276224A (ja) 化合物半導体装置の製造方法
JPH06104213A (ja) 半導体装置の製造方法
JPH0218577B2 (ja)
JPS6245022A (ja) 半導体装置の製造方法
JPH03285332A (ja) マスキングフィルム

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term