JPS62245597A - メモリカ−トリツジ及びその書き込み装置 - Google Patents
メモリカ−トリツジ及びその書き込み装置Info
- Publication number
- JPS62245597A JPS62245597A JP61087123A JP8712386A JPS62245597A JP S62245597 A JPS62245597 A JP S62245597A JP 61087123 A JP61087123 A JP 61087123A JP 8712386 A JP8712386 A JP 8712386A JP S62245597 A JPS62245597 A JP S62245597A
- Authority
- JP
- Japan
- Prior art keywords
- cartridge
- memory
- printed circuit
- circuit board
- erasing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 abstract 4
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 101100310622 Mus musculus Soga1 gene Proteins 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は消去―書き込み可能読み出し専用メモリ（ＥＦ
ＲＯＭ）を実装し、前記メモリの外部接続用導電パター
ンを設けたプリント基板を収容し、前記メモリを用いる
電子機器に着脱可能に装着されるメモリカートリッジ、
および前記メモリに情報を書き込むメモリカートリッジ
の書き込み装置に関するものである。
ＲＯＭ）を実装し、前記メモリの外部接続用導電パター
ンを設けたプリント基板を収容し、前記メモリを用いる
電子機器に着脱可能に装着されるメモリカートリッジ、
および前記メモリに情報を書き込むメモリカートリッジ
の書き込み装置に関するものである。
［従来の技術１
上述のメモリカートリッジの一例としてプリンタに用い
られＣＧ（キャラクタジェネレータ）カートリッジと呼
ばれるものがある。これは世界各国１こ輸出されるプリ
ンタにおいてキャラクタジェネレータの記憶情報を販売
地で変更するために、キャラクタジェネレータをＥＰＲ
ＯＭから構成し、このＥＦＲＯＭをその外部接続用の導
電パターンを設けた専用のプリント基板に実装したもの
をカートリッジに収容したものである。
られＣＧ（キャラクタジェネレータ）カートリッジと呼
ばれるものがある。これは世界各国１こ輸出されるプリ
ンタにおいてキャラクタジェネレータの記憶情報を販売
地で変更するために、キャラクタジェネレータをＥＰＲ
ＯＭから構成し、このＥＦＲＯＭをその外部接続用の導
電パターンを設けた専用のプリント基板に実装したもの
をカートリッジに収容したものである。
第５図（ａ）〜（Ｃ）はこのようなＣＧカートリッジの
従来の構造例を示すものであり、ＣＧカートリッジ１は
例えば薄い矩形の箱状に形成され、先端側には開口部１
ａと、不図示のプリンタの本体に装着される際に本体側
に設けられた不図示の係合部材と着脱自在に係合する係
合部１ｂが設けられている。そしてＣＧカートリッジ１
内には記録情報を紫外線照射で消去するための窓３ａを
上面に有したＥＰＲＯＭ３をこの場合２個実装したプリ
ント基板２が収容されている。なお消去用窓３ａには、
非消去時にはマスク用の不図示のシールが貼られている
のは勿論である。またプリント基板２にはＥ Ｐ Ｒ０
Ｍ３の各接続端子を外部に接続するためにリード線のパ
ターン（図示せず）が形成されており、プリント基板２
の先端部の接続部には前記の各リード線が接続された接
続端子Ｔのパターンが形成されている。
従来の構造例を示すものであり、ＣＧカートリッジ１は
例えば薄い矩形の箱状に形成され、先端側には開口部１
ａと、不図示のプリンタの本体に装着される際に本体側
に設けられた不図示の係合部材と着脱自在に係合する係
合部１ｂが設けられている。そしてＣＧカートリッジ１
内には記録情報を紫外線照射で消去するための窓３ａを
上面に有したＥＰＲＯＭ３をこの場合２個実装したプリ
ント基板２が収容されている。なお消去用窓３ａには、
非消去時にはマスク用の不図示のシールが貼られている
のは勿論である。またプリント基板２にはＥ Ｐ Ｒ０
Ｍ３の各接続端子を外部に接続するためにリード線のパ
ターン（図示せず）が形成されており、プリント基板２
の先端部の接続部には前記の各リード線が接続された接
続端子Ｔのパターンが形成されている。
そして第６図に示すようにＣＧカートリッジｌはプリン
タ４に設けられたカートリッジ装着部４ａに挿入して着
脱自在に装着されるようになっており、装着時には第７
図に示すようにＣＧカートリッジｌ内のプリン）Ｘ板２
の接続部２ａが、不図示のマイクロプロセッサなどのＩ
Ｃを実装し、プリンタ本体５の制御回路を構成するプリ
ント基板であるメイン基板６に設けられたプリント基板
用のコネクタ７に挿入、連結され、このコネクタ７を介
してＥＦＲＯＭ３がプリンタ本体５の制御回路に接続さ
れるようになっている。
タ４に設けられたカートリッジ装着部４ａに挿入して着
脱自在に装着されるようになっており、装着時には第７
図に示すようにＣＧカートリッジｌ内のプリン）Ｘ板２
の接続部２ａが、不図示のマイクロプロセッサなどのＩ
Ｃを実装し、プリンタ本体５の制御回路を構成するプリ
ント基板であるメイン基板６に設けられたプリント基板
用のコネクタ７に挿入、連結され、このコネクタ７を介
してＥＦＲＯＭ３がプリンタ本体５の制御回路に接続さ
れるようになっている。
そしてＥＦＲＯＭ３の記憶情報の書き換えは、まず紫外
線消去によって記憶情報を消去した後、ＥＦＲＯＭの書
き込み装置、いわゆるＲＯＭライタにより新しい情報を
書き込むことで行なわれる。
線消去によって記憶情報を消去した後、ＥＦＲＯＭの書
き込み装置、いわゆるＲＯＭライタにより新しい情報を
書き込むことで行なわれる。
［発明が解決しようとする問題点］
ところで従来のＲＯＭライタでは書き込みの対象となる
ＥＦＲＯＭをＩＣソケットを介して接続して書き込みを
行なうようになっている。このため上述のＣＧカートリ
ッジ１ではＥＦＲＯＭ３のそれぞれをプリント基板２か
ら取り外せるように、第５図（ａ）〜（Ｃ）では図示し
なかったが、ＩＣソケットを介してプリント基板２に実
装している。そして消去・書き込みを行なう場合には、
まずＣＧカートリッジ１からプリント基板２を取り出し
１次にプリント基板２のＩＣソケットからＥＦＲＯＭ３
を取り外して消去・書き込みを行ない、書き込み後には
またＥＦＲＯＭ３をプリント基板２に取り付け、プリン
ト基板２をＣＧカートリッジ１に納めている。
ＥＦＲＯＭをＩＣソケットを介して接続して書き込みを
行なうようになっている。このため上述のＣＧカートリ
ッジ１ではＥＦＲＯＭ３のそれぞれをプリント基板２か
ら取り外せるように、第５図（ａ）〜（Ｃ）では図示し
なかったが、ＩＣソケットを介してプリント基板２に実
装している。そして消去・書き込みを行なう場合には、
まずＣＧカートリッジ１からプリント基板２を取り出し
１次にプリント基板２のＩＣソケットからＥＦＲＯＭ３
を取り外して消去・書き込みを行ない、書き込み後には
またＥＦＲＯＭ３をプリント基板２に取り付け、プリン
ト基板２をＣＧカートリッジ１に納めている。
ところがこのようなプリント基板２およびＥＰＲＯＭ３
の取り外し、取り付は作業には手間がかかるとともに、
作業の間にＥＦＲＯＭ３ないしプリント基板２を破損す
る恐れもある。
の取り外し、取り付は作業には手間がかかるとともに、
作業の間にＥＦＲＯＭ３ないしプリント基板２を破損す
る恐れもある。
またＣＩソケットを介してＥＰＲＯＭ３をプリント基板
２に実装すると、プリント基板２Ｉ−、でのＥＰＲＯＭ
３の高さがＩＣソケ・ントの分が加わって高くなるため
、これを収容するＣＧカートリッジ１の薄型化が困難に
なるという問題があった。
２に実装すると、プリント基板２Ｉ−、でのＥＰＲＯＭ
３の高さがＩＣソケ・ントの分が加わって高くなるため
、これを収容するＣＧカートリッジ１の薄型化が困難に
なるという問題があった。
これらの問題はＣＧカートリッジに限らず他のメモリカ
ートリッジにも共通するものである。
ートリッジにも共通するものである。
［問題点を解決するための手段］
上述した問題点を解決するため、本発明によれば、消去
・書き込み可能読み出し専用メモリを実装し、前記メモ
リの外部接続用導電パターンを設けたプリント基板を収
容し、前記メモリを用いる電子機器に着脱可能に装着さ
れるメモリカートリッジにおいて、前記プリント基板を
前記カートリッジ内に収容した状態で前記メモリの記憶
情報の消去および書き込みが行なわれるように構成した
。
・書き込み可能読み出し専用メモリを実装し、前記メモ
リの外部接続用導電パターンを設けたプリント基板を収
容し、前記メモリを用いる電子機器に着脱可能に装着さ
れるメモリカートリッジにおいて、前記プリント基板を
前記カートリッジ内に収容した状態で前記メモリの記憶
情報の消去および書き込みが行なわれるように構成した
。
また本発明によれば上記の種類のメモリカートリッジの
メモリに情報の書き込みを行なうメモリカートリッジの
書き込み装置において、上記プリント基板をカートリッ
ジ内に収容した状態で、上記プリント基板を介して上記
メモリを書き込み装置に接続する手段を設けた構造を採
用した。
メモリに情報の書き込みを行なうメモリカートリッジの
書き込み装置において、上記プリント基板をカートリッ
ジ内に収容した状態で、上記プリント基板を介して上記
メモリを書き込み装置に接続する手段を設けた構造を採
用した。
［作 用］
このようなメモリカートリッジとその書き込み装置の構
成によれば、メモリカートリッジ内にプリント基板を収
容した状態、すなわちメモリを収容した状態でメモリの
記憶情報の消去Ｏ書き込みを行なえるので、メモリおよ
びプリント基板の取り外し、取り付は作業が不要となる
。またメモリの取り外し、取り付けが不要となるのでメ
モリをプリント基板に対してＩＣソケットを介さずに直
接実装することができ、メモリカートリッジの薄型化が
図れる。
成によれば、メモリカートリッジ内にプリント基板を収
容した状態、すなわちメモリを収容した状態でメモリの
記憶情報の消去Ｏ書き込みを行なえるので、メモリおよ
びプリント基板の取り外し、取り付は作業が不要となる
。またメモリの取り外し、取り付けが不要となるのでメ
モリをプリント基板に対してＩＣソケットを介さずに直
接実装することができ、メモリカートリッジの薄型化が
図れる。
［実施例］
以下、本発明の実施例の詳細を第１図〜第４図を参照し
て説明する。なおここでは先述したプリンタに用いられ
るＣＧカートリッジとその書き込み装置を実施例として
おり、第１図〜第４図において従来例の第５図〜第７図
と同一・もしくは相当する部分には同一符号を付し、同
一・部分の説明は省略する。
て説明する。なおここでは先述したプリンタに用いられ
るＣＧカートリッジとその書き込み装置を実施例として
おり、第１図〜第４図において従来例の第５図〜第７図
と同一・もしくは相当する部分には同一符号を付し、同
一・部分の説明は省略する。
第１図は本実施例によるＣＧカートリッジに収容される
ＥＦＲＯＭ３を実装したプリント基板２の構造を説明す
るものである。
ＥＦＲＯＭ３を実装したプリント基板２の構造を説明す
るものである。
第１図に示すようにプリント基板２上には従来例の場合
と同様にＥＦＲＯＭ３の各接続端子を外部に接続するた
めのリード！ＩＬの導電パターンが形成され、ここでは
不図示のプリント基板用のコネクタに挿入して連結され
る接続部２ ａ−ｌ二には、各リード線りを上記コネク
タのコンタクトに接続するための接続端子Ｔの導電パタ
ーンが設けられている。なおここではＥＰＲＯＭ３のＶ
ｐｐ（プログラム電源）端子、Ｖｃｃ（電源）端子、Ｃ
Ｅ（チップイネーブル入力）端子、およびＯＥ（アウト
プットイネーブル入力）端イに対する信号線りと接続端
子Ｔのパターンのみを示しており、その他のアドレス入
力端子、データ出力端子などについてのパターンは図示
を省略している。
と同様にＥＦＲＯＭ３の各接続端子を外部に接続するた
めのリード！ＩＬの導電パターンが形成され、ここでは
不図示のプリント基板用のコネクタに挿入して連結され
る接続部２ ａ−ｌ二には、各リード線りを上記コネク
タのコンタクトに接続するための接続端子Ｔの導電パタ
ーンが設けられている。なおここではＥＰＲＯＭ３のＶ
ｐｐ（プログラム電源）端子、Ｖｃｃ（電源）端子、Ｃ
Ｅ（チップイネーブル入力）端子、およびＯＥ（アウト
プットイネーブル入力）端イに対する信号線りと接続端
子Ｔのパターンのみを示しており、その他のアドレス入
力端子、データ出力端子などについてのパターンは図示
を省略している。
このプリント基板２の従来と異なる点として、本実施例
ではプリント基板２からＥＰＲＯＭ３を取り外さずにＣ
Ｇカートリッジに収容したまま記憶情報の消去争書き込
みを行なうため、各ＥＦＲＯＭ３の紫外線消去用の窓３
ａにはマスク用のシールを貼らないものとする。また消
去拳書き込みのためのＥＦＲＯＭの着脱がなくなるため
、４ＥＦＲＯＭ３はプリント基板２に対しＩＣソケット
などを介さずに直接にハンダ付けなどにより実装するも
のとする。
ではプリント基板２からＥＰＲＯＭ３を取り外さずにＣ
Ｇカートリッジに収容したまま記憶情報の消去争書き込
みを行なうため、各ＥＦＲＯＭ３の紫外線消去用の窓３
ａにはマスク用のシールを貼らないものとする。また消
去拳書き込みのためのＥＦＲＯＭの着脱がなくなるため
、４ＥＦＲＯＭ３はプリント基板２に対しＩＣソケット
などを介さずに直接にハンダ付けなどにより実装するも
のとする。
次に第２図は本実施例によるＣＧカートリッジ１の本体
の構造を説明するものであり、収容したプリント基板２
のＥＰＲＯＭ３の実装面に対向するＣＧカートリッジの
下面を示している。
の構造を説明するものであり、収容したプリント基板２
のＥＰＲＯＭ３の実装面に対向するＣＧカートリッジの
下面を示している。
本実施例のＣＧカートリッジ１の本体の構造は先述の従
来例とほぼ同様であるが、異なる点として第２図に示す
下面において、収容したＥＦＲＯＭ３の紫外線消去用の
窓３ａのそれぞれに対向する位置には符号ＩＣで示す紫
外線消去用の窓のそれぞれが設けである。窓１ｃのそれ
ぞれには非消去時には不図示のマスク用のシールが貼ら
れる。
来例とほぼ同様であるが、異なる点として第２図に示す
下面において、収容したＥＦＲＯＭ３の紫外線消去用の
窓３ａのそれぞれに対向する位置には符号ＩＣで示す紫
外線消去用の窓のそれぞれが設けである。窓１ｃのそれ
ぞれには非消去時には不図示のマスク用のシールが貼ら
れる。
次に第３図は本実施例によるＲＯＭライタの構成と、こ
れによるＣＧカートリッジｌのＥＦＲＯＭ３への書き込
みを説明するものである。
れによるＣＧカートリッジｌのＥＦＲＯＭ３への書き込
みを説明するものである。
第３図に示すようにＲＯＭライタ８は、ＲＯＭライタ本
体９にカートリッジ接続部１０を接続して設けて構成さ
れている。
体９にカートリッジ接続部１０を接続して設けて構成さ
れている。
ＲＯＭライタ本体９は従来のＲＯＭライタに相当するも
ので、ＥＰＲＯＭへの書き込みを制御する図示してない
外部のホストコンピュータのＣＰＨに接続された入出力
ボート１１と、従来のようにＥＦＲＯＭに書き込みを行
なう場合にＥＦＲＯＭを入出カポ−）１１に接続するた
めのＩＣソケット１２と、ＩＣソケット１２のＶＰＰ端
子に印加するＶＰＰ電圧を入出力ボート１１を介して入
力されるホストのＣＰＵの信号により切り換えるＶＰｐ
電圧切り換え回路１３から構成されている。
ので、ＥＰＲＯＭへの書き込みを制御する図示してない
外部のホストコンピュータのＣＰＨに接続された入出力
ボート１１と、従来のようにＥＦＲＯＭに書き込みを行
なう場合にＥＦＲＯＭを入出カポ−）１１に接続するた
めのＩＣソケット１２と、ＩＣソケット１２のＶＰＰ端
子に印加するＶＰＰ電圧を入出力ボート１１を介して入
力されるホストのＣＰＵの信号により切り換えるＶＰｐ
電圧切り換え回路１３から構成されている。
Ｏ
一方カートリッジ接続部１０にはコネクタ１４が設けら
れている。このコネクタ１４は、先述したようにＣＧカ
ートリッジｌのプリント基板２が連結されるプリンタ本
体５のメイン基板６のコネクタ７と同仕様のものであり
、コネクタ１４のコンタクトのそれぞれはＩＣソケット
１２の各接続端子に接続されている。そして図示のよう
にこのコネクタ１４に対してＣＧカートリッジｌのプリ
ント基板２が同カートリッジ内に収容された状態で連結
されるように構成されており、この連結によりコネクタ
１４とプリント基板２の接続端子Ｔ、信号線りの導電パ
ターンを介してＥＦＲＯＭ３の接続端子のそれぞれがＩ
Ｃソケット１２の接続端子の対応するそれぞれに接続さ
れるように構成されている。
れている。このコネクタ１４は、先述したようにＣＧカ
ートリッジｌのプリント基板２が連結されるプリンタ本
体５のメイン基板６のコネクタ７と同仕様のものであり
、コネクタ１４のコンタクトのそれぞれはＩＣソケット
１２の各接続端子に接続されている。そして図示のよう
にこのコネクタ１４に対してＣＧカートリッジｌのプリ
ント基板２が同カートリッジ内に収容された状態で連結
されるように構成されており、この連結によりコネクタ
１４とプリント基板２の接続端子Ｔ、信号線りの導電パ
ターンを介してＥＦＲＯＭ３の接続端子のそれぞれがＩ
Ｃソケット１２の接続端子の対応するそれぞれに接続さ
れるように構成されている。
すなわち上記連結によりＣＧカートリッジｌ内のＥＦＲ
ＯＭ３はＣＧカートリッジ１内にあってもＲＯＭ本体９
のＩＣソヶッ）１２に装着されたのと同じことになり、
ＲＯＭライタ８による書き込みが可能となる。
ＯＭ３はＣＧカートリッジ１内にあってもＲＯＭ本体９
のＩＣソヶッ）１２に装着されたのと同じことになり、
ＲＯＭライタ８による書き込みが可能となる。
但し、この場合ＣＧカートリッジｌはＥＦＲＯＭ３を２
つ収容しているため、それぞれのＥＦＲＯＭ３のチップ
イネーブル入力端子ＣＥＩ、ＣＢ２に対応するプリント
基板２の接続端子Ｔのそれぞれに接触するコネクタ１４
のコンタクトのそれぞれは、符号１５で示すチップ選択
スイッチを介してＩＣソヶッ）１２のｉ端子に対応する
接続端子に接続されており、選択スイッチ１５の操作に
よりいずれか一方のＥＦＲＯＭ３を選択して書き込みを
行なうように構成されている。
つ収容しているため、それぞれのＥＦＲＯＭ３のチップ
イネーブル入力端子ＣＥＩ、ＣＢ２に対応するプリント
基板２の接続端子Ｔのそれぞれに接触するコネクタ１４
のコンタクトのそれぞれは、符号１５で示すチップ選択
スイッチを介してＩＣソヶッ）１２のｉ端子に対応する
接続端子に接続されており、選択スイッチ１５の操作に
よりいずれか一方のＥＦＲＯＭ３を選択して書き込みを
行なうように構成されている。
以上のようなＣＧカートリッジ１とＲＯＭライタ８の構
成のもとに、ＣＧカートリッジ１のＥＦＲＯＭ３の記憶
情報の消去と書き込みは以下のように行なわれる。
成のもとに、ＣＧカートリッジ１のＥＦＲＯＭ３の記憶
情報の消去と書き込みは以下のように行なわれる。
まず消去は、ＣＧカートリッジｌの紫外線消去用の窓１
ｃの図示していないマスク用のシールをはがし、窓１ｃ
およびＥＰＲＯＭ３自身の窓３ａを介してＣＧカートリ
ッジｌ内のＥＦＲＯＭ３に紫外線を照射して行なう。消
去後には勿論窓１ｃにシールを貼る。
ｃの図示していないマスク用のシールをはがし、窓１ｃ
およびＥＰＲＯＭ３自身の窓３ａを介してＣＧカートリ
ッジｌ内のＥＦＲＯＭ３に紫外線を照射して行なう。消
去後には勿論窓１ｃにシールを貼る。
次に書き込みの際には第３図に示すようにプリント基板
２をＣＧカートリフジ１に収容した状態でＲＯＭライタ
８のカートリッジ接続部ｌＯのコネクタ１４に連結する
。これにより上述のようにＣＧカートリッジ１内のＥＰ
ＲＯＭ３がＲＯＭライタ本体９に接続される。そしてチ
ップ選択スイッチ１５の操作により書き込みを行なうＥ
ＦＲＯＭ３を選択し、後は公知の方法でＲＯＭライタ８
により書き込みが行なわれる。
２をＣＧカートリフジ１に収容した状態でＲＯＭライタ
８のカートリッジ接続部ｌＯのコネクタ１４に連結する
。これにより上述のようにＣＧカートリッジ１内のＥＰ
ＲＯＭ３がＲＯＭライタ本体９に接続される。そしてチ
ップ選択スイッチ１５の操作により書き込みを行なうＥ
ＦＲＯＭ３を選択し、後は公知の方法でＲＯＭライタ８
により書き込みが行なわれる。
例えばＥＦＲＯＭ３として第４図に接続端子のビン配置
を示す日本電気株式会社製の＃ＬＰ［１２７Ｃ２５ＥＩ
ＡＤを用いた場合には、まず電源ビンＶｃｃに通常の読
み出し時の５ｖと異なり６ｖを印加するとともに、プロ
グラム電源ビンＶｐＰに書き込みを可能とする１２．５
Ｖを印加しておく。そしてアドレス入力ビンＡＯ”Ａ１
４とデータ出力ビン０ｏ−０７に書き込みアドレスと書
き込みデータをセットした後、アウトプットイネーブル
入力ビンＯＥにＴＴＬレベルのハイレベルの電圧を印加
し、チップイネーブル入力ピン百にローレベルを印加す
る。これにより先にセットしたＥＦＲＯＭ３の書き込み
アドレスに、セットした書き込みデータが書き込まれる
。
を示す日本電気株式会社製の＃ＬＰ［１２７Ｃ２５ＥＩ
ＡＤを用いた場合には、まず電源ビンＶｃｃに通常の読
み出し時の５ｖと異なり６ｖを印加するとともに、プロ
グラム電源ビンＶｐＰに書き込みを可能とする１２．５
Ｖを印加しておく。そしてアドレス入力ビンＡＯ”Ａ１
４とデータ出力ビン０ｏ−０７に書き込みアドレスと書
き込みデータをセットした後、アウトプットイネーブル
入力ビンＯＥにＴＴＬレベルのハイレベルの電圧を印加
し、チップイネーブル入力ピン百にローレベルを印加す
る。これにより先にセットしたＥＦＲＯＭ３の書き込み
アドレスに、セットした書き込みデータが書き込まれる
。
以上のようにして本実施例によればＥＦＲＯＭ３をプリ
ント基板２から取り外さずにＣＧカートリッジｌ内に収
容したままの状態でＥＦＲＯＭ３の記憶情報の消去およ
び書き込みを行なうので、ＥＦＲＯＭ３およびプリント
基板２の取り外し、取り付けが不要となり、消去・書き
込みを極めて簡単に効率よく行なえる。またＥＰＲＯＭ
３やプリント基板２などの破損を防ぐことができる。ま
たＥＦＲＯＭ３をＩＣソケットを介さずにプリント基板
２に直接実装しているのでＣＧカートリッジ１は薄型化
することができる なお上述の実施例では紫外線で消去を行なうＥＦＲＯＭ
を用いるものとしたが、電気的に消去を行なうＥＦＲＯ
Ｍを用いても良いのは勿論である。
ント基板２から取り外さずにＣＧカートリッジｌ内に収
容したままの状態でＥＦＲＯＭ３の記憶情報の消去およ
び書き込みを行なうので、ＥＦＲＯＭ３およびプリント
基板２の取り外し、取り付けが不要となり、消去・書き
込みを極めて簡単に効率よく行なえる。またＥＰＲＯＭ
３やプリント基板２などの破損を防ぐことができる。ま
たＥＦＲＯＭ３をＩＣソケットを介さずにプリント基板
２に直接実装しているのでＣＧカートリッジ１は薄型化
することができる なお上述の実施例では紫外線で消去を行なうＥＦＲＯＭ
を用いるものとしたが、電気的に消去を行なうＥＦＲＯ
Ｍを用いても良いのは勿論である。
［効 果］
以トの説明から明らかなように、本発明によれば、消去
・書き込み可能読み出し専用メモリを実装し、前記メモ
リの外部接続用導電パターンを設けたプリント基板を収
容し、前記メモリを用いる電子機器に着脱可能に装着さ
れるメモリカートリッジと、その書き込み装置において
前記プリント基板をカートリッジに収容した状態で前記
メモリの記憶情報の消去ないし書き込みが行なわれるの
で、消去・書き込みが手間を取らずに極めて簡単に効率
良く行なえるとともにメモリやプリント基板の破損防止
も行なえ、さらにはメモリカートリッジの薄型化も図れ
るという優れた効果が得られる。
・書き込み可能読み出し専用メモリを実装し、前記メモ
リの外部接続用導電パターンを設けたプリント基板を収
容し、前記メモリを用いる電子機器に着脱可能に装着さ
れるメモリカートリッジと、その書き込み装置において
前記プリント基板をカートリッジに収容した状態で前記
メモリの記憶情報の消去ないし書き込みが行なわれるの
で、消去・書き込みが手間を取らずに極めて簡単に効率
良く行なえるとともにメモリやプリント基板の破損防止
も行なえ、さらにはメモリカートリッジの薄型化も図れ
るという優れた効果が得られる。
第１図は本発明の実施例によるメモリカートリッジ（Ｃ
Ｇカートリッジ）に収容されるプリント基板の平面図、
第２図は本実施例によるＣＧカートリッジ下面の平面図
、第３図は本実施例によるＣＧカートリッジの書き込み
装置（ＲＯＭライタ）の構成と書き込みの説明図、第４
図はＥＦＲＯＭのピン配置例の説明図、第５図（ａ）〜
（Ｃ）はそれぞれ従来のＣＧカートリッジの斜視図、横
断平面図および側面図、第６図は同カートリッジのプリ
ンタへの装着を示す斜視図、第７図は装着時のプリント
基板のコネクタとの連結の説明図である。 １・・・ＣＧカートリッジ ＩＣ・・・紫外線消去用の窓 ２・・・プリント基板 ３・・・ＥＰＲＯＭ４・・・
プリンタ ８・・・ＲＯＭライタ９・・・ＲＯＭ
ライタ本体 ｌＯ・・・カートリフジ接続部 １１・・・入出力ボート １２・・・ＩＣソケット １４・・・コネクタ１５・・
・チップ選択スイッチ
Ｇカートリッジ）に収容されるプリント基板の平面図、
第２図は本実施例によるＣＧカートリッジ下面の平面図
、第３図は本実施例によるＣＧカートリッジの書き込み
装置（ＲＯＭライタ）の構成と書き込みの説明図、第４
図はＥＦＲＯＭのピン配置例の説明図、第５図（ａ）〜
（Ｃ）はそれぞれ従来のＣＧカートリッジの斜視図、横
断平面図および側面図、第６図は同カートリッジのプリ
ンタへの装着を示す斜視図、第７図は装着時のプリント
基板のコネクタとの連結の説明図である。 １・・・ＣＧカートリッジ ＩＣ・・・紫外線消去用の窓 ２・・・プリント基板 ３・・・ＥＰＲＯＭ４・・・
プリンタ ８・・・ＲＯＭライタ９・・・ＲＯＭ
ライタ本体 ｌＯ・・・カートリフジ接続部 １１・・・入出力ボート １２・・・ＩＣソケット １４・・・コネクタ１５・・
・チップ選択スイッチ
Claims (1)
- 【特許請求の範囲】 １）消去、書き込み可能読み出し専用メモリを実装し、
前記メモリの外部接続用導電パターンを設けたプリント
基板を収容し、前記メモリを用いる電子機器に着脱可能
に装着されるメモリカートリッジにおいて、前記プリン
ト基板を前記カートリッジ内に収容した状態で前記メモ
リの記憶情報の消去および書き込みが行なわれるように
構成したことを特徴とするメモリカートリッジ。 ２）前記メモリの記憶情報を消去するための紫外線消去
用の窓を設けたことを特徴とする特許請求の範囲第１項
に記載のメモリカートリッジ。 ３）前記メモリを前記プリント基板に直接実装したこと
を特徴とする特許請求の範囲第１項または第２項に記載
のメモリカートリッジ。 ４）消去・書き込み可能読み出し専用メモリを実装し、
前記メモリの外部接続用導電パターンを設けたプリント
基板を収容し、前記メモリを用いる電子機器に着脱可能
に装着されるメモリカートリッジの前記メモリに情報の
書き込みを行なう書き込み装置において、前記プリント
基板を前記カートリッジ内に収容した状態で前記プリン
ト基板を介して前記メモリを書き込み装置に接続する手
段を設けたことを特徴とするメモリカートリッジの書き
込み装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61087123A JPS62245597A (ja) | 1986-04-17 | 1986-04-17 | メモリカ−トリツジ及びその書き込み装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61087123A JPS62245597A (ja) | 1986-04-17 | 1986-04-17 | メモリカ−トリツジ及びその書き込み装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62245597A true JPS62245597A (ja) | 1987-10-26 |
Family
ID=13906178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61087123A Pending JPS62245597A (ja) | 1986-04-17 | 1986-04-17 | メモリカ−トリツジ及びその書き込み装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62245597A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5164916A (en) * | 1992-03-31 | 1992-11-17 | Digital Equipment Corporation | High-density double-sided multi-string memory module with resistor for insertion detection |
| US5455785A (en) * | 1994-03-15 | 1995-10-03 | National Semiconductor Corporation | Many time programmable memory card with ultraviolet erasable memory |
| JP2001176286A (ja) * | 1999-12-16 | 2001-06-29 | Matsushita Electric Ind Co Ltd | フラッシュメモリ書込み方法及びシステム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5778697A (en) * | 1980-10-30 | 1982-05-17 | Nec Corp | Read-only memory write system |
-
1986
- 1986-04-17 JP JP61087123A patent/JPS62245597A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5778697A (en) * | 1980-10-30 | 1982-05-17 | Nec Corp | Read-only memory write system |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5164916A (en) * | 1992-03-31 | 1992-11-17 | Digital Equipment Corporation | High-density double-sided multi-string memory module with resistor for insertion detection |
| US5455785A (en) * | 1994-03-15 | 1995-10-03 | National Semiconductor Corporation | Many time programmable memory card with ultraviolet erasable memory |
| JP2001176286A (ja) * | 1999-12-16 | 2001-06-29 | Matsushita Electric Ind Co Ltd | フラッシュメモリ書込み方法及びシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100448932B1 (ko) | 플래시 롬 라이터 장치 및 그 제어 방법 | |
| US5400389A (en) | System for rewriting information in rewritable memory provided in portable remote terminal and portable remote terminal applicable to the system | |
| KR100505103B1 (ko) | 범용 직렬 버스용 메모리 스틱 | |
| KR100280637B1 (ko) | 고정된플래시롬의데이터갱신이가능한컴퓨터시스템및그제어방법 | |
| JPS62245597A (ja) | メモリカ−トリツジ及びその書き込み装置 | |
| JPH08203288A (ja) | オンボード書込制御装置 | |
| US5373478A (en) | Non-volatile memory board | |
| JPH07256945A (ja) | プリンタ装置 | |
| JPH09212445A (ja) | カード状インターフェイス機器 | |
| KR100741002B1 (ko) | 유니버셜 시리얼 버스 표준 전자 장치용 데이터 저장카드 | |
| JPS62195781A (ja) | Ｉｃカ−ドを使用したデ−タ装置 | |
| JPH0573800U (ja) | 情報処理装置 | |
| JPH10269101A (ja) | マイクロコンピュータのプログラム開発方法及びその方法に用いられるマイコン並びにデバッグ装置 | |
| JP2004047041A (ja) | ハードディスクドライブ装置用ライトプロテクト装置 | |
| JPH07193860A (ja) | プログラムメモリを有した携帯端末装置 | |
| JPH0624899Y2 (ja) | メモリカードの電源バックアップ装置 | |
| JPH04271095A (ja) | 液晶素子シャッター搭載ｅｐｒｏｍ | |
| JP2918085B2 (ja) | アプリケーションソフト開発支援装置 | |
| JPH01287899A (ja) | プログラマブル読出し専用メモリへのデータ書込方法 | |
| JPS59228748A (ja) | 混成集積回路装置 | |
| JPH11202980A (ja) | フラッシュメモリを内蔵したマイクロコンピュータのための書換用回路および書換・消去方法 | |
| JPH11134185A (ja) | 書換え可能な不揮発性半導体メモリを備えるマイクロコンピュータ装置 | |
| JPH09265789A (ja) | メモリ回路 | |
| JP2002108648A (ja) | デバッグ方法 | |
| JPH03158938A (ja) | 電子機器におけるｒｏｍとｒａｍとの切替装置 |