JPS6217848Y2 - - Google Patents
Info
- Publication number
- JPS6217848Y2 JPS6217848Y2 JP3794281U JP3794281U JPS6217848Y2 JP S6217848 Y2 JPS6217848 Y2 JP S6217848Y2 JP 3794281 U JP3794281 U JP 3794281U JP 3794281 U JP3794281 U JP 3794281U JP S6217848 Y2 JPS6217848 Y2 JP S6217848Y2
- Authority
- JP
- Japan
- Prior art keywords
- connector
- rom
- case
- printed board
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000006378 damage Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Description
【考案の詳細な説明】
本考案は、シーケンス制御装置のメモリユニツ
トに関し、その目的とするところは、静電気によ
るメモリの破壊を防止するとともに、ユニツトの
状態でプログラムの書き込み、消去、再書き込み
が容易に行なえるメモリユニツトを提供すること
にある。
トに関し、その目的とするところは、静電気によ
るメモリの破壊を防止するとともに、ユニツトの
状態でプログラムの書き込み、消去、再書き込み
が容易に行なえるメモリユニツトを提供すること
にある。
従来におけるシーケンス制御装置のメモリユニ
ツトは、予めプログラムしたROMを差し換える
ことにより別のプログラムのシーケンス動作をさ
せるようにしてあり、ROMの端子は変形しやす
いので取扱いが面倒でしかもその端子は露出して
いるので静電破壊されやすいものであつた。
ツトは、予めプログラムしたROMを差し換える
ことにより別のプログラムのシーケンス動作をさ
せるようにしてあり、ROMの端子は変形しやす
いので取扱いが面倒でしかもその端子は露出して
いるので静電破壊されやすいものであつた。
またROMをスプリング端子にしてシーケンス
制御装置本体のプリント板に弾発接続させるもの
や、或はROMを装着したプリント板に金メツキ
端子を設けシーケンス制御装置の本体の雌側コネ
クタで接続するものもあつたが、いずれも静電破
壊に弱いものであつた。
制御装置本体のプリント板に弾発接続させるもの
や、或はROMを装着したプリント板に金メツキ
端子を設けシーケンス制御装置の本体の雌側コネ
クタで接続するものもあつたが、いずれも静電破
壊に弱いものであつた。
本考案は上記従来の事情に着目してなされたも
のである。
のである。
以下本考案の実施例について、第１図乃至第４
図を参照して説明する。
図を参照して説明する。
シーケンス制御装置は、第４図に示すように、
本体Ａにコントロールユニツトとして、入力端子
１、出力端子５、入、出力回路２，４、両回路の
動作表示灯Ｄと雄側のコネクタ３で構成したもの
であり、コネクタ３は入、出力回路に接続してあ
り、このコネクタ３は本体Ａと一体の囲壁中に収
納されており、その接続ピンは突設されているが
囲壁により保護され変形しない。
本体Ａにコントロールユニツトとして、入力端子
１、出力端子５、入、出力回路２，４、両回路の
動作表示灯Ｄと雄側のコネクタ３で構成したもの
であり、コネクタ３は入、出力回路に接続してあ
り、このコネクタ３は本体Ａと一体の囲壁中に収
納されており、その接続ピンは突設されているが
囲壁により保護され変形しない。
１０はメモリユニツトで、Ｅ・Ｐ−ROM１１
（イレーザブル・リプログラマブルーリードオン
リメモリ…消去可能・再プログラム可能なメモ
リ）をメモリとしており、その消去部１１ａに紫
外線を照射すると、記憶したプログラムが消去で
き、図外ROMライタで新たなプログラムを書き
こめる。
（イレーザブル・リプログラマブルーリードオン
リメモリ…消去可能・再プログラム可能なメモ
リ）をメモリとしており、その消去部１１ａに紫
外線を照射すると、記憶したプログラムが消去で
き、図外ROMライタで新たなプログラムを書き
こめる。
コネクタ３′は雌側なので本体Ａの接続ピンを
受ける刃受ばねが絶縁器体中に収納され外部から
接触されないようになされ静電破壊から保護され
ている。
受ける刃受ばねが絶縁器体中に収納され外部から
接触されないようになされ静電破壊から保護され
ている。
そしてＥ・Ｐ−ROM１１とコネクタ３′とは第
３図に示すように、アドレス入力側１２とデータ
出力側１３とが短絡線１４で接続して自己保持回
路を形成してより複雑な論理演算を行なわせるも
ので、従来のCPU搭載のシーケンサとは、タイ
マ機能カウント機能を除けば同等のシーケンス動
作が可能になされている。そしてこれから接続は
プリント板Ｐにおいてなされている。
３図に示すように、アドレス入力側１２とデータ
出力側１３とが短絡線１４で接続して自己保持回
路を形成してより複雑な論理演算を行なわせるも
ので、従来のCPU搭載のシーケンサとは、タイ
マ機能カウント機能を除けば同等のシーケンス動
作が可能になされている。そしてこれから接続は
プリント板Ｐにおいてなされている。
このプリント板Ｐは、分割ケース１５，２０に
収納されるもので、両ケース１５，２０は係合孔
１８、係合突起２１により係止される。ケース１
５の窓１７は消去部１１ａに、窓１６はコネクタ
３１に対応してある。また窓１７はゴミの入りに
くいよう紫外線透過型の透明材料でふたをしても
よい。コネクタ３１は窓１６から突出してもしな
くてもよく、接続ピンが接続できればよい。ケー
ス２０は、コネクタ３１の挿脱時に扱いやすいよ
うつば２２が設けてあり、またコネクタへの差込
方向決めの面トリ２３が両ケース１５，２０に設
けてある。
収納されるもので、両ケース１５，２０は係合孔
１８、係合突起２１により係止される。ケース１
５の窓１７は消去部１１ａに、窓１６はコネクタ
３１に対応してある。また窓１７はゴミの入りに
くいよう紫外線透過型の透明材料でふたをしても
よい。コネクタ３１は窓１６から突出してもしな
くてもよく、接続ピンが接続できればよい。ケー
ス２０は、コネクタ３１の挿脱時に扱いやすいよ
うつば２２が設けてあり、またコネクタへの差込
方向決めの面トリ２３が両ケース１５，２０に設
けてある。
そしてメモリユニツト１０は囲壁にガイドされ
て接続ピンを変形させることなくコネクトでき
る。
て接続ピンを変形させることなくコネクトでき
る。
しかして、窓１７より紫外線を照射すればメモ
リを消去し、コネクタ３′から図外ROMライタで
新たなプログラムを書きこめる。
リを消去し、コネクタ３′から図外ROMライタで
新たなプログラムを書きこめる。
以上説明したように本考案によれば、Ｅ・Ｐ−
ROMと雌側のコネクタとをケースに収納しケー
ス窓に消去部を紫外線照射可能に臨ませ、コネク
タを雄側コネクタの接続可能にのぞませたので、
静電破壊を防止しかつケースに収納したままでメ
モリの消去、再書き込みが容易に行なえるもので
ある。
ROMと雌側のコネクタとをケースに収納しケー
ス窓に消去部を紫外線照射可能に臨ませ、コネク
タを雄側コネクタの接続可能にのぞませたので、
静電破壊を防止しかつケースに収納したままでメ
モリの消去、再書き込みが容易に行なえるもので
ある。
第１図乃至第４図は本考案の実施例を示し、第
１図は分解斜視図、第２図は斜視図、第４図はシ
ーケンス制御装置のコントロールユニツトの斜視
図、第３図はメモリユニツトの要部回路図であ
る。 ３′：コネクタ、１１：Ｅ・Ｐ−ROM、１１
ａ：消去部、１５，２０：ケース、１６，１７：
窓。
１図は分解斜視図、第２図は斜視図、第４図はシ
ーケンス制御装置のコントロールユニツトの斜視
図、第３図はメモリユニツトの要部回路図であ
る。 ３′：コネクタ、１１：Ｅ・Ｐ−ROM、１１
ａ：消去部、１５，２０：ケース、１６，１７：
窓。
Claims (1)
- Ｅ・Ｐ−ROMと雌側のコネクタとをプリント
板上に装着して両者の各端子をプリント板回路に
て電気接続し、このプリント板をケースに収納す
るとともに前記Ｅ・Ｐ−ROMの消去部を前記ケ
ースに設けた窓に消去のための紫外線照射可能に
臨ませ、前記コネクタを前記ケースに設けた窓に
雄側コネクタの接続可能に臨ませてなることを特
徴とするシーケンス制御装置のメモリユニツト。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3794281U JPS6217848Y2 (ja) | 1981-03-17 | 1981-03-17 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3794281U JPS6217848Y2 (ja) | 1981-03-17 | 1981-03-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57151608U JPS57151608U (ja) | 1982-09-22 |
| JPS6217848Y2 true JPS6217848Y2 (ja) | 1987-05-08 |
Family
ID=29835115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3794281U Expired JPS6217848Y2 (ja) | 1981-03-17 | 1981-03-17 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6217848Y2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6243887A (ja) * | 1985-08-21 | 1987-02-25 | Nippon Sofuto Banku:Kk | メモリ・カセット |
| JP5012742B2 (ja) * | 2008-09-11 | 2012-08-29 | 株式会社デンソーウェーブ | プログラマブルコントローラ |
| JP5310909B2 (ja) * | 2012-06-04 | 2013-10-09 | 株式会社デンソーウェーブ | プログラマブルコントローラ |
-
1981
- 1981-03-17 JP JP3794281U patent/JPS6217848Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57151608U (ja) | 1982-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4791608A (en) | Memory card having shutter protected terminals | |
| US8599637B2 (en) | Advanced detection of memory device removal, and methods, devices and connectors | |
| EP0902436A3 (en) | Microcomputer with flash memory programmable via external terminal | |
| JPS6217848Y2 (ja) | ||
| US4567556A (en) | Sequence controlling apparatus | |
| JPS6226879Y2 (ja) | ||
| US5373478A (en) | Non-volatile memory board | |
| AU603750B2 (en) | Housing structure for paging receiver | |
| JPH0346552Y2 (ja) | ||
| JPH02214156A (ja) | 不揮発性半導体装置 | |
| JPS6217849Y2 (ja) | ||
| JPH1166246A (ja) | コネクタの不完全装着検出装置 | |
| JPS6239441Y2 (ja) | ||
| JPS62245597A (ja) | メモリカ−トリツジ及びその書き込み装置 | |
| JPS61211788A (ja) | Ｉｃカ−ド | |
| JP2523570B2 (ja) | Ｉｃカ−ド | |
| JPS61150196A (ja) | 消去機能付きｐｒｏｍライタ− | |
| JP2565577Y2 (ja) | Ｉｃユニットを備えた回路装置 | |
| JP2002319295A (ja) | Ｒｏｍ書込装置 | |
| JPS61237298A (ja) | 電子装置 | |
| JPS6184630A (ja) | フイルム情報読取装置 | |
| JPS62171340A (ja) | 無線装置 | |
| JPS6266498A (ja) | 固体記憶媒体のソフトウエア書換装置 | |
| JPS61236093A (ja) | カ−トリツジ | |
| JP2000222198A (ja) | 情報処理装置 |