JPS62244145A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62244145A
JPS62244145A JP61088805A JP8880586A JPS62244145A JP S62244145 A JPS62244145 A JP S62244145A JP 61088805 A JP61088805 A JP 61088805A JP 8880586 A JP8880586 A JP 8880586A JP S62244145 A JPS62244145 A JP S62244145A
Authority
JP
Japan
Prior art keywords
bonding
stitches
chip
row
pitches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61088805A
Other languages
English (en)
Other versions
JPH0548942B2 (ja
Inventor
Katsuhiko Suzuki
勝彦 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61088805A priority Critical patent/JPS62244145A/ja
Publication of JPS62244145A publication Critical patent/JPS62244145A/ja
Publication of JPH0548942B2 publication Critical patent/JPH0548942B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置のワイヤーボンディング構造に関
する。
〔従来の技術〕
従来多くのボンディングパッドを有する大型の半導体素
子（以後チップと呼ぶ）、例えばチップ径ｌＯ〜１２ｍ
ｍ角でボンディングパクド数２００個程度のチップをパ
ッケージアイランドに固着してワイヤーボンディングす
る構造において、チップのボンディングパッドピッチ寸
法は、パッケージのワイヤー接続されるパターン（以後
ボンディングステッチと呼ぶ）のピッチ寸法よシも小さ
い　　　為に、ワイヤーボンディングされた状態は、パ
ッドからステッチに向って放射状にワイヤーボンディン
グする方法が一般的な方法となっていた。この方法を詳
細に説明する為に第４図、第５図、第６図を用いて説明
する。第４図は従来方法の平面図、第５図はその断面図
、第６図はチップズレした場合の平面図である。
まずチップ径１０〜１２ｍｍ角、ボンディングパッド数
２００個程度のチップの場合パッケージ１のキャビティ
２とボンディング前列ステッチ３と後列ステッチ３′の
関係は、第４．５図を参照すると分かる様にキャビティ
径はチップ径よ）もスクラブする余裕の為に１〜３ｍｍ
大きくしである。
チップ４のボンディングパッド５の寸法は、パッドピッ
チ寸法１８０〜２００μｍパッド後１２０μｍ角が一般
的である。しかし、ボンディング前・後列ステッチ３，
３′の寸法はピッチ５ｏｏμｍ、ステッチ幅３００μｍ
が必要である。この理由は第４図、第５図を参照すると
分かる様にパッケージの多ビン化に対応する為に前・後
列ステッチ３゜３′にしてステッチ数の増澗をはかシ、
かつ従来方法は二段ステッチであったためにステッチパ
ターンの印刷ズレ及びグリーンシートの積層ズレが１０
０〜２００μｍの相対的ズレとしてロット内又はロット
間で発生していた為である。即ちこの様なパッケージを
使用して自動ワイヤーボンダーでボンディング作業する
とワイヤーがステッチからはずれてボンディングできな
いものが相当な割合で発生する。その為前述の相対的ズ
レを吸収して量産可能とする為にはステッチ幅は３００
μｍ幅が必要である。
一方チツブのパッド寸法は１２０／ｊｍ角であるにもか
かわらず同じワイヤーボンダーを使用してパッド５から
大きくはずれる事なくボンディングできる理由はチップ
のパッド精度は数μｍのオーダーで再現性良く作られて
いるからである。
以上に述べた様に千鳥形状の相対的なボンディングステ
ッチピッチ２５０　ｐｍに対してパッドピッチは１８０
〜２００μｍであシスチッチピッチが広い為にボンディ
ングの形状はどうしても放射状にならざるを得ない。そ
してこの様な放射状ワイヤーボンディングは次の様な欠
点を生じる。即ちダイボンド作業においてはキャビティ
にＡｎ８ｉロク材を敷いてからコレットに吸着したチッ
プをロク材に接触させた後機械的にスクラブを掛けるの
でキャビティに対して０．３〜Ｑ、　５　ｍｍ位のズレ
がある割合で発する。
その結果、第６図に示す様にキャビティ２に対してチッ
プ４が左側にズレ場合に隣接するボンディングワイヤー
６同志が近すいて接触しそうになったシ、又は交叉した
シする事が発生する。この様なチップズレの発生と辷れ
によって起るワイヤーのシ冒−ト、交叉は製品の品質を
下げる欠点を持っていた。
〔発明が解決しようとする問題点〕
上記の様に放射状でしかも２段にボンディングされた構
造の従来の半導体装置においては、ボンディングパッド
が２００個程度でも上述した問題点が多発する。今後更
に大型チップ化、多ビン化が進んで３００〜４００　ｐ
ｉｎになると実際上記構造では製品がつくれなくなる。
本発明の目的は、上記欠点を除去して従来よシまして多
ピン人減チップの半導体装置を高歩留シで製造し、かつ
信頼性の良い製品を提供する事にある。
〔問題点を解決するための手段〕
本発明の半導体装置は、ボンディングステッチピッチを
ボンディングパッドピッチと同寸法とし、かつボンディ
ングステッチは千鳥形状であるが同平面に設は印刷ズレ
、セラミックの積層ズレをなくした構造を有する。この
様な構造にする事によってワイヤーボンディングは隣接
ワイヤーが平行な状態でボンディングされるのでチップ
が多少ズレでもワイヤーが交叉することがない。又ステ
ッチピッチ寸法が縮小化されるので多ピン化が可能とな
る。
〔実施例〕
次に本発明の実施例を図面を用いて説明する。
第１図は本発明の平面図、第２図はその断面図、第３図
はチップズレが起った場合のワイヤーボンディング状態
の平面図である。
まずパッケージ１のキャビティ２が設けられておシ、キ
ャビティ２０周辺から外側に向ってボンディングステッ
チ３．３′が同一平面上に設けられている。このボンデ
ィングステッチは、前列ステッチ３と後列ステッチ３′
に分けてお互いのピッチは同一ピッチで半ピッチずつず
らして配置しである。前・後列ステッチのピッチはチッ
プ４のボンディングパッド５のピッチの２倍にして前後
列に対して交互にボンディングするとボンディングステ
ッチピッチは相対的にパッド５のピッチと同じになる。
ゆえにステッチ３，３′からバッド５には平行状態にボ
ンディングされる。実例を具体的な寸法で述べるならは
、チップ４のサイズＩＺ５ｍｍ角キャビティ２のサイズ
１４ｍｍ角、パッドピッチ１５０　ｍｍ　１ステッチピ
ッチ３００μｍ１ステッチ幅２００μ相対ステッチピッ
チ１５０μｍである。この様な寸法であるならばパッド
５の総数は約４０４個、ステッチ数も４１２〜４２０個
設けることができる。ここでステッチ幅を２００μｍに
縮少してボンディングできる理由は同一平面に一回で前
後列ステッチを印刷するので前後列の印刷ズレと積層ズ
レがない為にロフト内、ロフト間のバラツキが従来よシ
も大幅に改良されたためである。
第３図はダイボンド作業においてチップズレが発生した
ものを第１図に示すズレのないもののボンディング座標
でワイヤーボンディングした平面図である。
本発明のワイヤーボンディング構造の特徴は、上述した
ように積層ズレ、印刷ズレがないので従来よシスチッチ
ピッチ、ステッチ幅を細くでき、従って同じキャビティ
寸法でよシ多くの本数を設けることができる。更にチッ
プズレに対してのワイヤーボンディング状態は第３図に
示す様にワイヤー同志が交叉するものはなく前・後列ス
テッチのボンディング座標の設定のし方でほとんど問題
のないワイヤーボンディングができる。
〔発明の効果〕
以上詳細に説明したように本発明は同一平面上に前・後
列にステッチを半ピッチずらして同時に印刷する方法で
あるから印刷ズレ、積層ズレがなくなる。その為にステ
ッチパターンのｔｆｌｌＫ−１）Ｘロット内、ロフト間
でのバラツキが非常に少なくなる。
従ってステッチのピッチ及び幅を従来の１７２位に縮小
できるので実際にはパッドピッチと同等とすることがで
きる。従ってボンディング状態は各ワイヤー同志が平行
にボンディングされるので多少のチップズレがちりたと
してもワイヤー同志が交叉することがない。又ステッチ
ピッチと幅を１／２に縮小できるので多ビン化が容易で
４００ビン位まで可能である。以上のように今後の多ピ
ン化に大きな効果がある。
【図面の簡単な説明】
第１図は本発明の平面図、第２図はその断面図、第３図
はチップズレした状態のワイヤーボンディング状態の平
面図、第４図は従来のワイヤーボンディング状態の平面
図、第５図はその断面図、第６図はチップズレした状態
の従来方法のワイヤーボンディング状態の平面図である
。 １・・−・・・パッケージ、２・・・・・・キャビティ
、３・・・・・・ボンディング前列ステッチ、３．３’
・・・・・・ボンディング後列ステッチ、４・−・・・
・チップ、５・・・・・・ボンディングパッド、６・・
・・・・ボンディングワイヤ。 若２図 第５凶

Claims (1)

    【特許請求の範囲】
  1. 一主面上に半導体素子を固着する為のメタライズ層と該
    メタライズ層の近傍から周縁に向い放射状に広がるメタ
    ライズ層からなるステッチパターンにおいて、該ステッ
    チパターンは前列、後列の千鳥形状に形成されており、
    該ステッチパターンの相対的ピッチは、チップのボンデ
    ィングパッドと同ピッチになっておりワイヤーボンディ
    ング状態において隣接ワイヤー同志が平行になっている
    事を特徴とする半導体装置。
JP61088805A 1986-04-16 1986-04-16 半導体装置 Granted JPS62244145A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61088805A JPS62244145A (ja) 1986-04-16 1986-04-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61088805A JPS62244145A (ja) 1986-04-16 1986-04-16 半導体装置

Publications (2)

Publication Number Publication Date
JPS62244145A true JPS62244145A (ja) 1987-10-24
JPH0548942B2 JPH0548942B2 (ja) 1993-07-22

Family

ID=13953096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61088805A Granted JPS62244145A (ja) 1986-04-16 1986-04-16 半導体装置

Country Status (1)

Country Link
JP (1) JPS62244145A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5881940U (ja) * 1981-11-26 1983-06-03 カシオ計算機株式会社 半導体素子の取付構造
JPS59159555A (ja) * 1983-03-03 1984-09-10 Yamagata Nippon Denki Kk 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5881940U (ja) * 1981-11-26 1983-06-03 カシオ計算機株式会社 半導体素子の取付構造
JPS59159555A (ja) * 1983-03-03 1984-09-10 Yamagata Nippon Denki Kk 半導体装置

Also Published As

Publication number Publication date
JPH0548942B2 (ja) 1993-07-22

Similar Documents

Publication Publication Date Title
KR100904956B1 (ko) 다중 열들의 본드 패드들을 가진 반도체 칩
US8796074B2 (en) Method of manufacturing semiconductor device
US7514800B2 (en) Semiconductor device and wire bonding method therefor
JPH0927512A (ja) 半導体装置
US7834463B2 (en) Stack package having pattern die redistribution
JPS62244145A (ja) 半導体装置
KR101018257B1 (ko) 세라믹 프로브 카드 및 그의 제조 방법
JPH0770553B2 (ja) 半導体集積回路装置の製造方法
JP3144383B2 (ja) 半導体装置
JPH10270623A (ja) ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法
JP2659286B2 (ja) 半導体装置のワイヤボンディング方法
JP2945291B2 (ja) セラミック多層基板
CN101145548A (zh) 通用封装基板及其应用机构
JPS61105851A (ja) ワイヤボンデイング方法
JPH0982742A (ja) ワイヤボンディング方法
JPS6089951A (ja) フリツプチツプｉｃの製造方法
JPH0322448A (ja) Ｔａｂ方式半導体装置用リードフレーム
JPS6150355A (ja) 半導体装置
JPH03169032A (ja) 半導体装置
TWI613780B (zh) 半導體結構及其製作方法
JPH0955404A (ja) Ｔａｂテープ及び半導体装置
US6822322B1 (en) Substrate for mounting a semiconductor chip and method for manufacturing a semiconductor device
KR100668848B1 (ko) 칩 스택 패키지
JPS63276235A (ja) 半導体集積回路装置
KR20020030891A (ko) 플랙서블 기판을 이용한 적층 패키지

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term