JPS62244136A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPS62244136A JPS62244136A JP8862286A JP8862286A JPS62244136A JP S62244136 A JPS62244136 A JP S62244136A JP 8862286 A JP8862286 A JP 8862286A JP 8862286 A JP8862286 A JP 8862286A JP S62244136 A JPS62244136 A JP S62244136A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- contact hole
- etched
- film
- wet etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 238000001039 wet etching Methods 0.000 claims abstract description 20
- 238000001312 dry etching Methods 0.000 claims abstract description 10
- 230000000149 penetrating effect Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 abstract description 22
- 239000000758 substrate Substances 0.000 abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 238000001020 plasma etching Methods 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 239000004020 conductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Weting (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、絶縁膜を貫通して接続するためのコンタクト
ホールを絶縁膜を選択エツチングして形成する半導体集
積回路の製造方法に関する。
ホールを絶縁膜を選択エツチングして形成する半導体集
積回路の製造方法に関する。
従来、半導体集積回路のコンタクトホール形成のための
絶縁膜のエツチングは主に次の方法が行われている。 ＋１１エツチング液による湿式エツチング（２）反応性
イオンエツチング（ＲＩ Ｅ）方式によるドライエツチ
ング 上記（１１の湿式エツチングの場合は、サイドエッチ量
が大きくなりすぎ、微細パターンの場合は加工精度上の
問題があった。また、上記（２）のドライエツチングの
場合は、（１１の湿式エツチングと比較して加工精度は
優れているが、イオンを利用するためにシリコン基板へ
損傷（ダメージ）を与える問題があった。その上シリコ
ン基板中の不純物濃度が高い場合には、エツチング時の
選択比が低くなり、オーバーエツチングとなりやすい、
この状態が著しい場合はエツチングを行った部分に反応
物が堆積するという問題があった。
絶縁膜のエツチングは主に次の方法が行われている。 ＋１１エツチング液による湿式エツチング（２）反応性
イオンエツチング（ＲＩ Ｅ）方式によるドライエツチ
ング 上記（１１の湿式エツチングの場合は、サイドエッチ量
が大きくなりすぎ、微細パターンの場合は加工精度上の
問題があった。また、上記（２）のドライエツチングの
場合は、（１１の湿式エツチングと比較して加工精度は
優れているが、イオンを利用するためにシリコン基板へ
損傷（ダメージ）を与える問題があった。その上シリコ
ン基板中の不純物濃度が高い場合には、エツチング時の
選択比が低くなり、オーバーエツチングとなりやすい、
この状態が著しい場合はエツチングを行った部分に反応
物が堆積するという問題があった。
本発明は、寸法精度の高いコンタクトホールを形成でき
、またその際半導体基板へ損傷を与えることが少ない確
実なエツチングを行う半導体集積回路の製造方法に関す
る。
、またその際半導体基板へ損傷を与えることが少ない確
実なエツチングを行う半導体集積回路の製造方法に関す
る。
本発明は、絶縁膜の上に被着したレジスト膜の開口部か
ら湿式エツチング、ドライエツチングを施し、さらに再
び湿式エツチングを施して絶縁膜と貫通するコンタクト
ホールを形成するもので、最初の湿式エツチングによっ
てレジスト膜の下に若干のサイドエツチングを行われる
ことによりでき上がったコンタクトホールの上縁が面取
りされて導体層による充填が容５になり、つづいてドラ
イエツチングを施すことによりサイドエッチはそれ以上
に進まないため加工精度が維持され、ドライエツチング
を絶縁膜を貫通するまで行わず、再び湿式エツチングに
切り換えるため半導体基板に損傷を与えることがないの
で上記の目的が達成される。
ら湿式エツチング、ドライエツチングを施し、さらに再
び湿式エツチングを施して絶縁膜と貫通するコンタクト
ホールを形成するもので、最初の湿式エツチングによっ
てレジスト膜の下に若干のサイドエツチングを行われる
ことによりでき上がったコンタクトホールの上縁が面取
りされて導体層による充填が容５になり、つづいてドラ
イエツチングを施すことによりサイドエッチはそれ以上
に進まないため加工精度が維持され、ドライエツチング
を絶縁膜を貫通するまで行わず、再び湿式エツチングに
切り換えるため半導体基板に損傷を与えることがないの
で上記の目的が達成される。
第１図１６１〜ｔｅ＋は本発明の一実施例のコンタクト
ホール形成の手順を示すものである。第１図＋ａｌは、
シリコン基板ｌの上のコンタクトホールを形成すべきｔ
ｏｏｏｏ人の膜厚の酸化けい素（Ｓｉｆｔ）膜２の上に
コンタクトホール部に窓４を有するレジスト膜３を被着
することを示す０次にこの基板に対して湿式エツチング
を行い、ＳｉＯ□膜２の２０％の深さまで、すなわち２
０００人の厚さｄｌをエツチングした状態を第１図（′
ｂ）に示す。この場合、サイドエッチが行われるため、
レジスト膜３の下がエツチングされ、面取り部５が形成
される。 第１図ｆｃｌは、ＲｒＥ （リアクティブイオンエツ
チング）でＳｉＪ膜２の約７５％、すなわち７５００人
の厚さｄ！のエツチングを行なった状態を示す、ＲＩＥ
では、はぼレジスト膜のパターン通りの異方性エツチン
グが行われる。第１図（ｄｌは、再度湿式エツチングに
よって残りのＳｉＯ□膜２の約５％、すなわち５００人
の厚さ分ｄ、をエツチングし、なお若干のオーバーエッ
チを行った状態を示す、ｆＡ式エツチングは、下地のシ
リコン基板１との選択比が高いため、オーバーエッチと
なっても、シリコン基板ｌを大きくエツチングすること
もなく、基板に損傷を与えずにエツチングを行うことが
できる。 第１図ｔｅｌは、レジスト膜３を除去した状態を示す。 以上のように、湿式エツチング、ドライエツチング、湿
式エツチングの３段階のエツチングを行うことで、シリ
コン基板へのダメージが少なく、寸法精度の高いコンタ
クトホール６を開けることができる。 このようなコンタクトホール６を形成したのち、酸化膜
２の上に配線のためのＭ層を蒸着あるいはスパッタリン
グで被着する際、Ｍがこのコンタクトホール６を充填し
、シリコン基板１に接触する電極を形成する。その場合
、コンタクトホール６には面取り部５があるので、Ｍは
コンタクトホールに入りやすく、不十分な充填による断
線のおそれがなく、またコンタクトホール内のりと上層
配線との結合強度も大きく、その部分での断線のおそれ
もない。 なお、最初の湿式エツチングとドライエツチングにより
５ｉｆｔ膜をほぼ１００％エツチングし、残留している
おそれのある５Ｉｏｚ膜除去のためのオーバーエッチ分
だけ再度の湿式エツチングを行っても同様の効果を得る
ことができる。 【発明の効果］ 本発明によれば、コンタクトホールの形成を湿式エツチ
ング、ドライエツチング、湿式エツチングの組合わせに
よって行うことにより、サイドエッチ量が少なくなって
加工精度が高く、半導体基板の損傷あるいはエッチング
不十分１及応生成物の堆積なしにコンタクトホールが開
けられるため、配線導体とコンタクトホール内の導体あ
るいはその導体の接触する半導体基板、下層配線との接
続が確実となり、またコンタクトホールの上縁が面取り
されるため、導体の断線がなくなる。さらに、下地の半
導体基板へ損傷を与えないため、第二回目の湿式エツチ
ングはかなりのオーバーエッチが可能となり、その結果
下地基板の段差や絶縁膜の膜むらにより形成すべきコン
タクトホールの深さが一様でない場合にも、すべて所望
のコンタクトホールを形成することができる。これらの
結果、接続不良が減少し、良好な歩留りで信幀性の高い
半導体集積回路の製造が可能となる。
ホール形成の手順を示すものである。第１図＋ａｌは、
シリコン基板ｌの上のコンタクトホールを形成すべきｔ
ｏｏｏｏ人の膜厚の酸化けい素（Ｓｉｆｔ）膜２の上に
コンタクトホール部に窓４を有するレジスト膜３を被着
することを示す０次にこの基板に対して湿式エツチング
を行い、ＳｉＯ□膜２の２０％の深さまで、すなわち２
０００人の厚さｄｌをエツチングした状態を第１図（′
ｂ）に示す。この場合、サイドエッチが行われるため、
レジスト膜３の下がエツチングされ、面取り部５が形成
される。 第１図ｆｃｌは、ＲｒＥ （リアクティブイオンエツ
チング）でＳｉＪ膜２の約７５％、すなわち７５００人
の厚さｄ！のエツチングを行なった状態を示す、ＲＩＥ
では、はぼレジスト膜のパターン通りの異方性エツチン
グが行われる。第１図（ｄｌは、再度湿式エツチングに
よって残りのＳｉＯ□膜２の約５％、すなわち５００人
の厚さ分ｄ、をエツチングし、なお若干のオーバーエッ
チを行った状態を示す、ｆＡ式エツチングは、下地のシ
リコン基板１との選択比が高いため、オーバーエッチと
なっても、シリコン基板ｌを大きくエツチングすること
もなく、基板に損傷を与えずにエツチングを行うことが
できる。 第１図ｔｅｌは、レジスト膜３を除去した状態を示す。 以上のように、湿式エツチング、ドライエツチング、湿
式エツチングの３段階のエツチングを行うことで、シリ
コン基板へのダメージが少なく、寸法精度の高いコンタ
クトホール６を開けることができる。 このようなコンタクトホール６を形成したのち、酸化膜
２の上に配線のためのＭ層を蒸着あるいはスパッタリン
グで被着する際、Ｍがこのコンタクトホール６を充填し
、シリコン基板１に接触する電極を形成する。その場合
、コンタクトホール６には面取り部５があるので、Ｍは
コンタクトホールに入りやすく、不十分な充填による断
線のおそれがなく、またコンタクトホール内のりと上層
配線との結合強度も大きく、その部分での断線のおそれ
もない。 なお、最初の湿式エツチングとドライエツチングにより
５ｉｆｔ膜をほぼ１００％エツチングし、残留している
おそれのある５Ｉｏｚ膜除去のためのオーバーエッチ分
だけ再度の湿式エツチングを行っても同様の効果を得る
ことができる。 【発明の効果］ 本発明によれば、コンタクトホールの形成を湿式エツチ
ング、ドライエツチング、湿式エツチングの組合わせに
よって行うことにより、サイドエッチ量が少なくなって
加工精度が高く、半導体基板の損傷あるいはエッチング
不十分１及応生成物の堆積なしにコンタクトホールが開
けられるため、配線導体とコンタクトホール内の導体あ
るいはその導体の接触する半導体基板、下層配線との接
続が確実となり、またコンタクトホールの上縁が面取り
されるため、導体の断線がなくなる。さらに、下地の半
導体基板へ損傷を与えないため、第二回目の湿式エツチ
ングはかなりのオーバーエッチが可能となり、その結果
下地基板の段差や絶縁膜の膜むらにより形成すべきコン
タクトホールの深さが一様でない場合にも、すべて所望
のコンタクトホールを形成することができる。これらの
結果、接続不良が減少し、良好な歩留りで信幀性の高い
半導体集積回路の製造が可能となる。
第１図は本発明の一実施例におけるコンタクトホール形
成の工程を順次示す断面図である。 ？・、ニー
成の工程を順次示す断面図である。 ？・、ニー
Claims (1)
- １）絶縁膜を貫通するコンタクトホールを形成する際に
、絶縁膜の上に被着した開口部から湿式エッチング、ド
ライエッチングを施し、さらに再び湿式エッチングを施
すことを特徴とする半導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8862286A JPS62244136A (ja) | 1986-04-17 | 1986-04-17 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8862286A JPS62244136A (ja) | 1986-04-17 | 1986-04-17 | 半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62244136A true JPS62244136A (ja) | 1987-10-24 |
Family
ID=13947905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8862286A Pending JPS62244136A (ja) | 1986-04-17 | 1986-04-17 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62244136A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5209792A (en) * | 1990-07-30 | 1993-05-11 | Nkk Corporation | High-strength, damage-resistant rail |
-
1986
- 1986-04-17 JP JP8862286A patent/JPS62244136A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5209792A (en) * | 1990-07-30 | 1993-05-11 | Nkk Corporation | High-strength, damage-resistant rail |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| EP0166141B1 (en) | Method of forming dielectric isolation | |
| JPH05206064A (ja) | 半導体装置の製造方法 | |
| US6225183B1 (en) | Method of fabricating a thin-film resistor having stable resistance | |
| KR100212689B1 (ko) | 접촉 플러그 형성방법 | |
| JPS62244136A (ja) | 半導体集積回路の製造方法 | |
| JPH0992786A (ja) | Ｍｉｍキャパシタ並びに同キャパシタおよび配線の形成方法 | |
| JPH02231739A (ja) | 半導体装置の製造方法 | |
| JPH09162288A (ja) | 配線構造およびその形成方法 | |
| JPS63271958A (ja) | 多層配線形成方法 | |
| JP3033171B2 (ja) | 半導体装置の製造方法 | |
| JP3417829B2 (ja) | 半導体装置の製造方法 | |
| JPH08274066A (ja) | コンタクト窓の形成方法 | |
| JPS6171664A (ja) | 半導体装置の製造方法 | |
| JPH04225550A (ja) | メタルプラグの形成方法 | |
| JPH0214525A (ja) | 半導体集積回路の製造方法 | |
| JPH04267543A (ja) | 半導体装置およびその製造方法 | |
| JPH05206133A (ja) | 半導体装置の製造方法 | |
| JPH03259527A (ja) | 半導体装置の製造方法 | |
| JPS6384118A (ja) | 半導体装置の製造方法 | |
| JPH05198530A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| KR20020010828A (ko) | 캐패시터의 제조 방법 | |
| JPH04109620A (ja) | 半導体装置の製造方法 |