JPS62237739A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPS62237739A
JPS62237739A JP8262186A JP8262186A JPS62237739A JP S62237739 A JPS62237739 A JP S62237739A JP 8262186 A JP8262186 A JP 8262186A JP 8262186 A JP8262186 A JP 8262186A JP S62237739 A JPS62237739 A JP S62237739A
Authority
JP
Japan
Prior art keywords
chip
connector
circuit device
integrated circuit
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8262186A
Other languages
English (en)
Inventor
Hiroshi Shibata
浩 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8262186A priority Critical patent/JPS62237739A/ja
Publication of JPS62237739A publication Critical patent/JPS62237739A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野j この発明は、特に多ビンのフエースダクンポンデインさ
れた集積回路装置に関するものである0「従来の技術」 第2図は、従来の集積回路装置を示す断面図であり(1
)は、ICチップであって、ここでは端子数が、欽コの
バイポーラ型工C、(2)はICチップ(1)のボンデ
ィングバンド、(3)は組み立て部材であって、ここで
は混成工C基玖、(4)は組み立て部材の接続部、(5
)は互に対面するボンデイングパッド(2)と接続部(
4)との間を接続するハンダ等からなるボールである。
従来の集積回路装置は上記のように構成され、ボンデイ
ングパッド(2)、接続部(4)それぞれのくぼみにボ
ール(5)をはめこみ、ICチップ(1)の背面から圧
力を加えると共に加熱し接続するようになっていた。
[発明が解決しようとする問題点〕 上記のような従来の集積回路装置では、IC(1)のボ
ンデイングパッド数の増加するにつれ、隣り同志のボー
ル(5)が溶けた時にはみ出してくつりく危険性が増し
、歩留りや信頼性の低下を招くと云った問題点があった
この発明は上記の如き問題点を解決するためKなされた
もので、ICチップのボンデインバンド政が多くなって
も1歩留りや信頼性の低下を生じ難い集積回路装置を提
供することを目的とする。
〔問題点を解決するための手段J この発明に係る集積回路装置は、絶縁性フィルム全面に
わたり複数の導電線を前記フィルム両面に突起部を作る
ように貫通させてなる方向性導電シートを互に対面する
ように配置された工Cチップのボンディングバンドと組
み立て部材の接続部との間に介在させ両者それぞれに前
記突起部を食いこませることにより両者の電気的接続を
とるようKしたものである。
〔作用J この発明においては、方向性導電シートが接続部とボン
ディングバンドの間の電気的接続を、隣接する他のボン
デインバッド等と短絡することなく取ることを可能にす
る。
[実施例] 第1図(a)、(b)、(c)は、この発明の一実施例
を示す平面図とそのIb−Ib断面図と一部の詳細断面
図であり、(1〕は、工Cチップであって、この実施例
では、入出力端子の多いゲートアレイLSI、(2)は
工Cチップ(1)のボンディングバンドであって、この
実施例では材質が金またアルミニウム等の柔らかくかつ
工Cチップ(1)から突き出たもの、(3)は組み立て
部材であって、この実施例では多ピン形のバッグージ、
(4)は、組み立て部材の接続部であって、この実施例
では材質が金であるもの、  (5a)は互に対面する
ボンデインバッド(2)と接m 部(4) ノ複数の対
の筒を対ごとに一度に接続する−続きの方向性導電シー
) (5aO) ff、方向性導電シートを構成する絶
縁性フィルムであって、この実施例では、プラスチック
シート、(5a l)は5〜1oI1mピッチで絶縁フ
ィルム(5aO)に植え込まれ、この両面から2〜10
μm頭を出すようにされた導電線であって、この実施例
では銀に金メッキを施こしたものである。
この実施例は上記のように構成したので、工Cチップ(
1)の背面から圧力を加えて、方向性導電シー ) (
5a)の導電線(5aL)の突起部をボンデイングパッ
ド(2)、接続部(4)に食い込ませ電気的接続を得る
前記の問題点については、図(b)の如くボンデイング
パッド(2)と接続部(4)が少しずれている最悪の場
合でも隣のボンデイングパッド(2)同志短絡すること
がなく解決できることは明らかである。
この実施例の副次的効果として、上記のようなずれに対
する許容範囲が大きいこと、−続きの方向性導電シー)
 (5a)で一括して接続でき、作業性が良いこと、方
向性導電シート(5a)K柔軟性があるので、ICチッ
プ(1)の面積が大で組み立て部材(3)の対面する面
の間隔が一様でない場合にも融通性があることなどがあ
る。
この実施例の特別な効果として、工Cチップ(1)のボ
ンデイングパッド(2)を他の部分よシ突き出るように
したことで、方向性導電シート(5a)による接続をよ
り確実にする効果がある。
なお、上記実施例では、第1図(c) K示す如き方向
性導電シート(5a)を用いたが、第3図の如く、突起
部が、曲げられたものを用いてもよい。この場合、IC
チップ(1)を傷つけることが少くなることと、圧力を
加えた時、倒れ難くなり食い込ませるのに好都合となる
2つの特別な効果がある。
また上記実施例では、導電l1A(5al)の材質を銀
としたが、鉄やステンレス、タングステン、モリブデン
等、比較的硬い導電体を用いてもよい。
〔発明の効果] この発明は以上説明したとおり、方向性導電シートがシ
ートに垂直方向にのみ導電するため、隣のボンデインバ
ンド間で短絡することによる歩留りや信頼性の低下を生
じ難くできる効果がある。
【図面の簡単な説明】
第1図(a)、(b)、(c)はこの発明の一実施例を
示す平面図とその部分断面図とさらにその部分詳細断面
図、第2図は従来の集積回路装置を示す断面図、第3図
はこの発明の変形例を説明する断面図である。 図において、(1)はICチップ、(3)は組み立て部
材、(5a)は方向性導電シートである。 なお各図中、同一符号は同一または相当部分を示す。 第1図 第2図

Claims (1)

    【特許請求の範囲】
  1. (1)絶縁性フィルム全面にわたり複数の導電線を前記
    フィルム両面に突起部を作るように貫通させてなる方向
    性導電シートを 備え互に対面するように配置されたICチップのボンデ
    イングパッドと組み立て部材の接続部との間に前記方向
    性導電シートを介在させ両者それぞれに前記突起部を食
    い込ませることによつて両者の電気的接続をとられるこ
    とを特徴とする集積回路装置。
JP8262186A 1986-04-08 1986-04-08 集積回路装置 Pending JPS62237739A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8262186A JPS62237739A (ja) 1986-04-08 1986-04-08 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8262186A JPS62237739A (ja) 1986-04-08 1986-04-08 集積回路装置

Publications (1)

Publication Number Publication Date
JPS62237739A true JPS62237739A (ja) 1987-10-17

Family

ID=13779526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8262186A Pending JPS62237739A (ja) 1986-04-08 1986-04-08 集積回路装置

Country Status (1)

Country Link
JP (1) JPS62237739A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017094874A1 (ja) * 2015-12-03 2017-06-08 国立大学法人東北大学 半導体デバイスおよび半導体デバイスの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017094874A1 (ja) * 2015-12-03 2017-06-08 国立大学法人東北大学 半導体デバイスおよび半導体デバイスの製造方法
JPWO2017094874A1 (ja) * 2015-12-03 2018-09-13 国立大学法人東北大学 半導体デバイスおよび半導体デバイスの製造方法

Similar Documents

Publication Publication Date Title
JP3526788B2 (ja) 半導体装置の製造方法
US7514768B2 (en) Package structure for a semiconductor device incorporating enhanced solder bump structure
KR870011692A (ko) 반도체 장치 패키지
EP1011141A3 (en) Semiconductor device and process for producing it
US4916506A (en) Integrated-circuit lead-frame package with low-resistance ground-lead and heat-sink means
JPH08195329A (ja) 集積回路における薄膜チップコンデンサ及びその製造方法
KR940008061A (ko) 기판상의 칩 어셈블리 및 이의 제조 방법
JPS61274333A (ja) 半導体装置
JPS622628A (ja) 半導体装置
JPS62237739A (ja) 集積回路装置
US6674163B1 (en) Package structure for a semiconductor device
JP2756791B2 (ja) 樹脂封止型半導体装置
JP2004119550A (ja) 半導体装置およびその製造方法
JPH09330952A (ja) プリント回路基板および半導体チップの積層方法
JPH0547836A (ja) 半導体装置の実装構造
JPH10321670A (ja) 半導体装置
EP1235273A2 (en) Semiconductor device formed by mounting semiconductor chip on support substrate, and the support substrate
JP3348562B2 (ja) 半導体パッケージの実装構造
JPH1140728A (ja) リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法
JP2653504B2 (ja) 半導体装置
JP3714808B2 (ja) 半導体装置
US6323541B1 (en) Structure for manufacturing a semiconductor die with copper plated tapes
JP2001326245A (ja) 半導体装置およびその製造方法
JPS615535A (ja) 半導体装置
JPH0448769A (ja) 半導体装置