JPS62237724A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62237724A JPS62237724A JP8146586A JP8146586A JPS62237724A JP S62237724 A JPS62237724 A JP S62237724A JP 8146586 A JP8146586 A JP 8146586A JP 8146586 A JP8146586 A JP 8146586A JP S62237724 A JPS62237724 A JP S62237724A
- Authority
- JP
- Japan
- Prior art keywords
- barrier
- alloy
- substrate
- tiw
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 230000004888 barrier function Effects 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000004544 sputter deposition Methods 0.000 claims abstract description 6
- 238000000137 annealing Methods 0.000 claims abstract description 4
- 239000012299 nitrogen atmosphere Substances 0.000 claims abstract description 3
- 229910001069 Ti alloy Inorganic materials 0.000 claims abstract 8
- 238000000034 method Methods 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- 238000005468 ion implantation Methods 0.000 claims 1
- 238000009832 plasma treatment Methods 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 11
- 150000002500 ions Chemical class 0.000 abstract description 4
- 229910018125 Al-Si Inorganic materials 0.000 abstract 3
- 229910018520 Al—Si Inorganic materials 0.000 abstract 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 2
- 229910052782 aluminium Inorganic materials 0.000 abstract 2
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 2
- 241000700605 Viruses Species 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造方法に関するものであり、
特にそのコンタクトホール部に関するものである。
特にそのコンタクトホール部に関するものである。
第２図は従来のコンタクトホール部の構成を示す断面図
で、図において（１）はＳｉ基板、（２）は？拡散層、
（３）は絶縁膜、（４）は絶縁膜（３）内に形成された
コンタクトホールに対レバリアとなっているＴｉＷ膜、
（５）はＡｔ−Ｓｉである。ＴｉＷ展（４）のバリヤが
ないとＡｔ−Ｓｉ中のＡｔがＳｉ基板（１）中に拡散す
るので、これを防止するためＴｉＷ膜（４）がスパッタ
されている。
で、図において（１）はＳｉ基板、（２）は？拡散層、
（３）は絶縁膜、（４）は絶縁膜（３）内に形成された
コンタクトホールに対レバリアとなっているＴｉＷ膜、
（５）はＡｔ−Ｓｉである。ＴｉＷ展（４）のバリヤが
ないとＡｔ−Ｓｉ中のＡｔがＳｉ基板（１）中に拡散す
るので、これを防止するためＴｉＷ膜（４）がスパッタ
されている。
第３図Ａは従来のＴｉＷ膜（４）の構成を示す拡大断面
図で、（４ａ）はＴｉＷ膜（４）内のＴｉＷの結晶を示
す。
図で、（４ａ）はＴｉＷ膜（４）内のＴｉＷの結晶を示
す。
この図に示されるとおりＴｉＷの結晶（４ａ）は膜の表
面に直角な方向に細長く配列されているので、結晶と結
晶との間を通ってＡｔがＳｉ基板（１）中に入シ、Ａｔ
が拡散するのを十分に防止することができなかりた。
面に直角な方向に細長く配列されているので、結晶と結
晶との間を通ってＡｔがＳｉ基板（１）中に入シ、Ａｔ
が拡散するのを十分に防止することができなかりた。
第４図はコンタクトホール部の製造工程金示す断面図で
あって、同図Ａ、Ｃ，Ｄは従来の工程を示し、第４図Ａ
のようにコンタクトホール部全作シ、第４図Ｃに示すよ
うにＴｉ Ｗ（４１ｆスパッタし、直ちにＡｔ−Ｓｉ
ｆ５１ ｋスパッタして、次に第４図りに示すように写
真製版を行ない、パターニングした後、低温アニールを
していた。このような工程によって第３図Ａに示すＴｉ
Ｗの結晶構造（４ａ）が作られる。
あって、同図Ａ、Ｃ，Ｄは従来の工程を示し、第４図Ａ
のようにコンタクトホール部全作シ、第４図Ｃに示すよ
うにＴｉ Ｗ（４１ｆスパッタし、直ちにＡｔ−Ｓｉ
ｆ５１ ｋスパッタして、次に第４図りに示すように写
真製版を行ない、パターニングした後、低温アニールを
していた。このような工程によって第３図Ａに示すＴｉ
Ｗの結晶構造（４ａ）が作られる。
以上のように従来の方法ではＡｔ −ｓｔ ｔｓ＋のＡ
ｔがＳｉ基板（１）に拡散してその不純分含有率を変化
させることを充分に防止することができなかった。
ｔがＳｉ基板（１）に拡散してその不純分含有率を変化
させることを充分に防止することができなかった。
この発明は上記のような問題点を解決するためになされ
たもので、Ａｔ−ＳｉのＡｔがＳｉ基板に拡散すること
全確実に防止できる製造方法を得ることを目的としてい
る。
たもので、Ａｔ−ＳｉのＡｔがＳｉ基板に拡散すること
全確実に防止できる製造方法を得ることを目的としてい
る。
この発明の方法ではＴｌｔｔ−スパッタした後その表面
ｋ ＴｉＮとすることによってＡｔの拡散を完全に防止
した。
ｋ ＴｉＮとすることによってＡｔの拡散を完全に防止
した。
Ａｔ−５ｔ中のＡｔに対してはＴｉＮが完全なバリアに
なってＳｉ基板に拡散することを防止する。
なってＳｉ基板に拡散することを防止する。
以下この発明の実施例を図面について説明する。
第１図はこの発明の一実施例を示す断面図、第３図はこ
の発明によるバリアと従来のバリアを比較する断面図、
第４図はこの発明の方法と従来の方法とを比較する断面
図であり、これらの図のうち第３図Ａ、第４図Ａ、Ｃ，
ＤＫついては既に説明済みである。
の発明によるバリアと従来のバリアを比較する断面図、
第４図はこの発明の方法と従来の方法とを比較する断面
図であり、これらの図のうち第３図Ａ、第４図Ａ、Ｃ，
ＤＫついては既に説明済みである。
第１図に示す構造と第２図に示す構造との差は第１図に
おいては’ｌ’１Ｗ（４１の表面にＸ印で示すＴｉＮの
結晶が形成されていることである。このＴｉＮの結晶を
形成するには第４図Ａと第４図Ｃの工程の間に第４図Ｂ
で示す工程を挿入する。すなわち、イオン注入装置又は
プラズマ発生装置を便用してＮ２イオン（ｚＴｉＷ換（
４）に注入し、或はアニール装置を用いてＮ 雰囲気で
アニールする。
おいては’ｌ’１Ｗ（４１の表面にＸ印で示すＴｉＮの
結晶が形成されていることである。このＴｉＮの結晶を
形成するには第４図Ａと第４図Ｃの工程の間に第４図Ｂ
で示す工程を挿入する。すなわち、イオン注入装置又は
プラズマ発生装置を便用してＮ２イオン（ｚＴｉＷ換（
４）に注入し、或はアニール装置を用いてＮ 雰囲気で
アニールする。
第４図Ａ、Ｂ、Ｃ，Ｄの工程を経て形成されたバリアは
第３図Ｂに示すとおｉ） ＴｉＷの結晶（４ａ）の表面
にＴｉＮの結晶（４ｂ）が生成されておシ、ＴｉＮがバ
リアとなってＡｔ−８ｔのＡｔが基板側へ拡散し＋ Ｎ層を突き抜けてＳｉ基板（１）に入ることを防止する
。
第３図Ｂに示すとおｉ） ＴｉＷの結晶（４ａ）の表面
にＴｉＮの結晶（４ｂ）が生成されておシ、ＴｉＮがバ
リアとなってＡｔ−８ｔのＡｔが基板側へ拡散し＋ Ｎ層を突き抜けてＳｉ基板（１）に入ることを防止する
。
なお、上記実施例では従来のバリアｋＴｉＷとして説明
したが、これはＴｉ ｋ使用した合金であれば、第４図
に示す工程によ、９ＴｉＮが形成され同様な効果を期待
することができる。
したが、これはＴｉ ｋ使用した合金であれば、第４図
に示す工程によ、９ＴｉＮが形成され同様な効果を期待
することができる。
以上のようにこの発明によれば、Ａｔが基板側へ突き抜
けることｔ１ｍ実に防止することができる。
けることｔ１ｍ実に防止することができる。
第１図はこの発明の一実施例を示す断面図、第２図は従
来のコンタクトホールを示す断面図、第３図はこの発明
のバリアと従来のバリアを比較する断面図、第４図はこ
の発明の方法と従来の方法と全比較する断面図。 （１）はＳｉ基板、（２）はＮ十拡散層、（３１は絶縁
膜、（４）はＴｉｅｓ （４ａ）はＴｉＷの結晶、（
４ｂ）はＴｉＮの結晶、（５）はＡｔ−Ｓｉ。 尚、各図中同一符号は同−又は相当部分を示す。
来のコンタクトホールを示す断面図、第３図はこの発明
のバリアと従来のバリアを比較する断面図、第４図はこ
の発明の方法と従来の方法と全比較する断面図。 （１）はＳｉ基板、（２）はＮ十拡散層、（３１は絶縁
膜、（４）はＴｉｅｓ （４ａ）はＴｉＷの結晶、（
４ｂ）はＴｉＮの結晶、（５）はＡｔ−Ｓｉ。 尚、各図中同一符号は同−又は相当部分を示す。
Claims (2)
- （１）シリコン基板にＮ＾＋拡散層の領域を形成し、こ
のＮ＾＋拡散層の領域の表面を除き上記シリコン基板の
表面に絶縁膜を形成して上記Ｎ＾＋拡散層の領域に対す
るコンタクトホールを構成する段階、上記コンタクトホ
ールの表面にバリアとなるＴｉ合金をスパッタする段階
、 このＴｉ合金のバリアの表面にＴｉＮを形成する段階、 表面にＴｉＮが形成されたＴｉ合金の上部にＡｌ−Ｓｉ
をスパッタする段階、 を備えた半導体装置の製造方法。 - （２）Ｔｉ合金のバリアの表面にＴｉＮを形成する段階
はＮ＿２のイオン注入、プラズマ処理、又はＮ＿２雰囲
気中でのアニール処理により行うことを特徴とする特許
請求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8146586A JPS62237724A (ja) | 1986-04-07 | 1986-04-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8146586A JPS62237724A (ja) | 1986-04-07 | 1986-04-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62237724A true JPS62237724A (ja) | 1987-10-17 |
Family
ID=13747147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8146586A Pending JPS62237724A (ja) | 1986-04-07 | 1986-04-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62237724A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0228320A (ja) * | 1988-04-06 | 1990-01-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5094981A (en) * | 1990-04-17 | 1992-03-10 | North American Philips Corporation, Signetics Div. | Technique for manufacturing interconnections for a semiconductor device by annealing layers of titanium and a barrier material above 550° C. |
| EP0570069A2 (en) * | 1992-05-12 | 1993-11-18 | Koninklijke Philips Electronics N.V. | Semiconductor device with a semiconductor body of which a surface is provided with a conductor pattern formed in a layer package comprising a TiW layer and an Al layer |
| US5397744A (en) * | 1991-02-19 | 1995-03-14 | Sony Corporation | Aluminum metallization method |
| US6358809B1 (en) * | 2001-01-16 | 2002-03-19 | Maxim Integrated Products, Inc. | Method of modifying properties of deposited thin film material |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54115064A (en) * | 1978-02-28 | 1979-09-07 | Cho Lsi Gijutsu Kenkyu Kumiai | Method of forming metal film |
| JPS6135517A (ja) * | 1984-07-27 | 1986-02-20 | Toshiba Corp | 半導体装置の形成方法 |
-
1986
- 1986-04-07 JP JP8146586A patent/JPS62237724A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54115064A (en) * | 1978-02-28 | 1979-09-07 | Cho Lsi Gijutsu Kenkyu Kumiai | Method of forming metal film |
| JPS6135517A (ja) * | 1984-07-27 | 1986-02-20 | Toshiba Corp | 半導体装置の形成方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0228320A (ja) * | 1988-04-06 | 1990-01-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5094981A (en) * | 1990-04-17 | 1992-03-10 | North American Philips Corporation, Signetics Div. | Technique for manufacturing interconnections for a semiconductor device by annealing layers of titanium and a barrier material above 550° C. |
| US5397744A (en) * | 1991-02-19 | 1995-03-14 | Sony Corporation | Aluminum metallization method |
| EP0570069A2 (en) * | 1992-05-12 | 1993-11-18 | Koninklijke Philips Electronics N.V. | Semiconductor device with a semiconductor body of which a surface is provided with a conductor pattern formed in a layer package comprising a TiW layer and an Al layer |
| EP0570069A3 (en) * | 1992-05-12 | 1993-12-01 | Koninklijke Philips Electronics N.V. | Semiconductor device with a semiconductor body of which a surface is provided with a conductor pattern formed in a layer package comprising a tiw layer and an al layer |
| US6358809B1 (en) * | 2001-01-16 | 2002-03-19 | Maxim Integrated Products, Inc. | Method of modifying properties of deposited thin film material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
| JPS62237724A (ja) | 半導体装置の製造方法 | |
| JP2647842B2 (ja) | 半導体装置の製造方法 | |
| JP3066031B2 (ja) | 半導体装置 | |
| KR100421300B1 (ko) | 고도핑된 영역에 대해 낮은 콘택저항을 갖는 반도체 소자 | |
| JP2759153B2 (ja) | 薄膜ｅ▲上２▼ｐｒｏｍおよびその製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02106971A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0283920A (ja) | 半導体装置の製造方法 | |
| JPS58182246A (ja) | 半導体装置の製造方法 | |
| JPH0282523A (ja) | 半導体装置の製造方法 | |
| JPS62291146A (ja) | 半導体装置の製造方法 | |
| JPH045860A (ja) | ショットキーダイオード | |
| JPH0322561A (ja) | 半導体装置及びその製造方法 | |
| JPS6074613A (ja) | 半導体装置の製造方法 | |
| JPS5912010B2 (ja) | 半導体装置の製造方法 | |
| JPS62122124A (ja) | 半導体装置の製造方法 | |
| JPS6237964A (ja) | シヨツトキバリヤ形半導体装置およびその製造方法 | |
| JPH04168764A (ja) | 半導体装置の製造方法 | |
| JPH0487339A (ja) | 半導体装置およびその製造方法 | |
| JPH03108755A (ja) | 半導体装置の製造方法 | |
| JPS63124411A (ja) | 半導体装置の製造方法 | |
| JPH02231713A (ja) | 半導体装置の製造方法 | |
| JPS63202043A (ja) | 半導体装置の製造方法 | |
| JPH0387034A (ja) | 半導体装置の製造方法 |