JPS62234479A - 巡回型雑音低減装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、映像信号のフィールド相関を利用して雑音
を低減する巡回型雑音低減装置に関する。

［従来の技術］ 家庭用に用いられるビデオテープレコーダ等の磁気記録
再生装置は、周波数変調した輝度信号に低域変換した色
信号を周波数多重して記録する構成をとるが、輝度信号
の場合、記録・再生時の信号処理過程でノイズが混入し
た信号をそのまま復調すると、周波数が高くなるほど周
波数変・復調方式に特許の三角ノイズが増えてしまうた
め、一般には、輝度信号を周波数変調する前にプリエン
ファシス回路により高域成分を強調しておき、信号再生
時にディエンファシス回路により高域強調を解除する方
法がとられる。

しかし、ディエンファシス回路を経た輝度信号にもノイ
ズが含まれるため、例えば第３図に示す巡回型雑音低減
装置１をディエンファシス回路に接続することがある。

図示の巡回型雑音低減装置１は、フィールド相関の高い
映像信号とフィールド相関のほとんどないノイズ成分と
の性質の違いを利用して、ノイズ成分を抑圧するもので
あり、出力映像信号を減衰させつつ巡回的に入力映像信
号に加算するため、巡回型と呼ばれる。入力映像信号は
、まずゲインが１−Ｋ（ただし、０くＫくｌ）のアッテ
ネータ回路２を経て加算器３に供給される。加算器３は
、フィールドメモリ回路４以下の正帰還回路を経た出力
映像信号を入力映像信号に加算するものであり、その加
算出力はそのまま出力映像信号となる。正帰還回路は、
２６２ライン分の映像信号を記憶して遅延するフィール
ドメモリ回路４に映像信号ｌライン分を記憶遅延するラ
インメモリ回路５を直列接続し、さらにゲインがＫのア
ッテネータ回路６を経て加算器３に供給する構成とされ
ており、総計２６３ライン分の信号遅延を行った出力映
像信号を減衰させて正帰還する。この場合、巡回型雑音
低減装置Ｉは、正帰還のゲインＫを１にちかづけ、相関
をとる対象となるライン数が増えるほど、高いＳＮ改善
度が得られる。

［発明が解決しようとする問題点］ 上記フィールド相関を利用する従来の巡回型雑音低減装
置ｌは、フィールドメモリ回路４の記憶容量が、フレー
ムメモリ回路に比し１／２の記憶容量で済み、動きの速
い動画についても、フレーム相関利用に比べ、画像の残
像現象も軽度である等の利点があるが、その半面、フィ
ールドメモリ回路４とラインメモリ回路５の直列接続回
路を巡回する映像信号は、帰還のつどもとのラインに対
して１７２９４２分のずれを生ずる。この場合、正帰還
により加算される加算量は、巡回回数ｎに応じてゲイン
にのｎ乗値が乗算されることにより、巡回を重ねた信号
はど加算時の影響力を失ってはいるが、帰還のつど徐々
に相関を失った信号どうしが加算されることになるため
、例えば第４図に示したように、ステップ状に立ち上が
る映像信号人力に対する応答では、出力映像信号は信号
の立ち上がりがライン刻みの階段波形となり、一般の低
域が波回路のステップ応答に似た曲線的変化を示す。（
ただし、実線と点線は、偶数フィールドと奇数フィール
ドのいずれか一方に属する信号であることを示す）この
ことは、フィールド相関を利用する巡回型雑音低減装置
ｌの本質的な欠点であり、この欠点が垂直解像度の劣化
を招く一因となっていた。

そこで、例えば第５図に示す巡回型雑音低減装置７にみ
られるように、フィールドメモリ回路４に接続したライ
ンメモリ回路５と、これを迂回する信号線路８を加算器
９に並列接続し、この加算器９とアッテネータ回路６の
間に、信号のレベルを１／２に減衰するアッテネータ回
路ＩＯを接続する構成とし、これによりフィールドメモ
リ回路４により２６２ライン分遅延させた映像信号とさ
らにラインメモリ回路５によりｌライン余計に遅延させ
た映像信号の平均値を巡回させ、雑音を低減する方式が
検討された。

しかし、上記巡回型雑音低減装置７も、−見垂直解像度
の劣化が少ないように見受けられるが、実際は、第６図
に示したステップ応答からも判るように、ステップ人力
の立ち上がりを境にして、２６２ライン分の遅延信号と
２６３ライン分の遅延信号が、前後にライン刻みの階段
状波形を形成する結果、垂直解像度はより劣化する傾向
がある等の問題点があった。

［問題点を解決するための手段］ この発明は、上記問題点を解決したものであり、２６２
ライン分又は２６３ライン分の映像信号を記憶して遅延
するフィールドメモリ回路とゲインが１に満たないアッ
テネータ回路を介して遅延減衰させた出力映像信号を正
帰還し、入力映像信号に巡回的に加算することにより、
映像信号中の雑音を低減する巡回型雑音低減装置であっ
て、前記正帰還される信号の遅延時間を、垂直走査周期
で′もって交互に２６２ライン期間と２６３ライン期間
に切り換える遅延時間切り換え手段を設けて構成したこ
とを特徴とするものである。

［作用］ この発明は、出力映像信号を１フイ一ルド期間遅延し、
アッテネータ回路にて信号減衰させたのち、正帰還して
入力映像信号に加算するに際し、正帰還される信号の遅
延時間を、垂直走査周期でもって２６２ライン期間と２
６３ライン期間に交互に切り換えることにより、フレー
ム単位の正帰還回路の信号遅延時間を、５２５ライン期
間に合致させ、遅延減衰されて巡回的に重ね合わされる
信号が、ラインずれにより相関を失うことに起因する垂
直解像度の劣化を防止しつつ雑音低減を図る。

［実施例］ 以下、この発明の実施例について、第１．２図を参照し
て説明する。第１．２図は、それぞれこの発明の巡回型
雑音低減装置の一実施例を示す回路構成図及び回路各部
の信号波形図である。

第１図中、巡回型雑音低減装置１１は、前述の雑音低減
装置１．７同様、フィールドメモリ回路４とアッテネー
タ回路６が帰還方向に直列接続された正帰還路を有し、
入力映像信号を１フイ一ルド期間遅延し、これを巡回的
に加算することにより、映像信号中の雑音を低減する、
いわゆるフィールド相関利用の雑音低減方式を基本とす
る。

フィールドメモリ回路４に並列接続されたラインメモリ
回路５と信号線路８は、切り換えスイッチ１２を介して
アッテネータ回路６に接続しである。この切り換えスイ
ッチ１２は、制御回路１３から垂直走査周期でもって出
力される切り換えパルスにより切り換え制御され、ライ
ンメモリ回路５と信号線路８を交互にアッテネータ回路
６に接続する。この実施例に用いた制御回路１３は、入
力映像信号に含まれる垂直同期信号を検出し、この垂直
同期信号の直前でパルスを形成するとともに、形成した
パルスを１７２分周することにより、重犯垂直走査周期
の切り換えパルスを発生する。

このため、加算器３にて出力映像信号が加算される入力
映像信号は、アッテネータ回路６に至るまでに、２６２
ライン分又は２６３ライン分の信号遅延を交互に受ける
。従って、フレーム単位でみれば、総計５２５ライン分
の信号遅延が行われるわけであり、従来のフィールド相
関利用の雑音低減方式で問題とされた、ｌ／２ライン分
の映像信号のずれにもとづく垂直解像度の劣化を防止す
ることができる。

すなわち１、第２図の時間軸前半に示したステップ人力
応答時の出力信号波形を見れば判るように、ステップ入
力された入力映像信号とこれに加算される１フイールド
萌の入力映像信号が全く同じ画像内容であれば、出力映
像信号の信号波形は、完全に入力映像信号に一致し、垂
直解像度の劣化をともなうことなく、雑音低減が行われ
る。

また、第２図の時間軸後半に示したように、ステップ人
力時における切り換えスイッチ１２の切り換え状態によ
って、２６２ライン分又は２６３ライン分の遅延が行わ
れるのか、或はステップ人力　太　Ｊｌ　ナー　睡　名
６　を夛　ｆ木　Ｊｌ（ｒ巨　勇ｂ　７　　）　　−　
鱈、　　Ｌｊ　　ａｘ　　シ；　←ト　ネ　ス　σ）か
奇数フィールドから始まるのか等の違いにより、入力映
像信号と１フイールド前の入力映像信号の画像内容が異
なる場合には、ステップ変化の萌又は後の１ライン期間
だけは、入力波形と出力波形に違いが、見られるが、そ
れ以外は、垂直解像度の劣化に結びつく波形の変形は発
生しない。このことは、フレームｍ位でみた場合に、巡
回型雑音低減装置１！では、必ずもっとも相関の高い信
号どうしが巡回的に加算されることを考えても、当然の
ことである。

このように、上記巡回型雑音低減装置１１は、出力映像
信号をＩフィールド期間遅延し、これをアッテネータ回
路６にて信号減衰し、正帰還して入力映像信号に加算す
る際に、■ライン分の映像信号を記憶して遅延するライ
ンメモリ回路５を、垂直走査周期でもってフィールドメ
モリ回路４とアッテネータ回路６の間に、切り換え接続
する構成としたから、フレーム単位でみた正帰還回路の
信号遅延時間を５２５ライン期間に合致させることがで
き１、遅延減衰ののち巡回的に重ね合わさ′れる信号が
、ラインずれにより相関を失わなうことに起因する垂直
解像度の劣化を、良好に防止することができる。しかも
、巡回的に重ね合わされる信号は、わずかな過渡的変動
をもたらすことがあるが、その影響はごく軽微であるか
ら、フィールド相関利用の長所を活かした上で、フレー
ム相関利用の雑音低減方式の特長である高垂直解像度を
得ることができる。

なお、上記実施例では、ラインメモリ回路５と信号線路
８の並列接続回路及び切り換えスイッチ１２と制御回路
１３により遅延時間切り携え手段を構成したが、２６２
ラインメモリであるフィールドメモリ回路４のアドレス
をＩライン期間分固定しておき、制御回路１３によりＩ
ライン期間分余計に読み出すことによって、等価的に２
６３ラインメモリとする方法を用いれば、フィールドメ
モリ回路４と制御回路１３だけで遅延時間切り換え手段
を構成することも可能である。

また、上記実施例において、入力映像信号とともに送ら
れてくる垂直同期信号は、そのエツジ部分が１／２ライ
ンずつずれているため、この巡回型雑音低減装置を通過
させると、エツジ部分の立ち上がりが不明確になるので
、垂直同期信号期間は、アッテネータ回路６のゲインＫ
を零にするような処置をとるとよい。

［発明の効果］ 以上説明したように、この発明は、出力映像信号を■フ
ィールド期間遅延し、アッテネータ回路にて信号減衰さ
せたのち正帰還して入力映像信号に加算する際に、正帰
還される信号の遅延時間を、垂直走査周期でもって２６
２ライン期間と２６３ライン期間に交互に切り換える構
成としたから、遅延減衰されて巡回的に重ね合わされる
信号が、ラインずれにより相関を失うことに起因する垂
直解像度の劣化を防止しつつ、雑音低減を図ることがで
き、しかも巡回的に重ね合わされる信号は、ｌラインだ
け過渡的変動をもたらすことがあるか、原信号がそのま
ま出力されることもあり、それらの確率が仮に５０％で
はなく前者に偏って生じたとしても、影響はごく軽微で
あるから、フィールド相関利用の長所を活かした上で、
フレーム相関利用の雑音低減方式の特長である高垂直解
像度が得られる等の優れ°た効果を奏する。

また、この発明は、出力映像信号をフィールドメモリ回
路により２６２ライン期間遅延し、これをアッテネータ
回路にて信号減衰させたあと正帰還し、入力映像信号に
加算する際に、ｌライン分の映像信号を記憶して遅延す
るラインメモリ回路を、垂直走査周期でもってフィール
ドメモリ回路とアッテネータ回路の間に、切り換え接続
する構成とすることにより、フィールドメモリ回路の読
み出し制御を複雑化することなく、切り換えスイッチの
切り換え制御を通じて、雑音低減が可能である等の効果
を奏する。

【図面の簡単な説明】

第１．２図は、それぞれこの発明の巡回型雑音低減装置
の一実施例を示す回路構成図及び回路各部の信号波形図
、第３，４図は、それぞれ従来の巡回型雑音低減装置の
一例を示す回路構成図及び回路各館のイ旨丹辿ＫＭ　笛
へ　６Ｍは　苓台ｐ台従来の巡回型雑音低減装置の他の
一例を示す回路構成図及び回路各部の信号波形図である
。 ３２４．加算器、４．、、フィールドメモリ回路、５．
、、ラインメモリ回路、６．、、アッテネータ回路、８
．、、信号線路、１１．、、巡回型雑音低減装置、１２
．、、切り換えスイッチ。 １３、、、制御回路。

Claims (2)

【特許請求の範囲】
1. （１）２６２ライン分又は２６３ライン分の映像信号を
   記憶して遅延するフィールドメモリ回路とゲインが１に
   満たないアッテネータ回路を介して遅延減衰させた出力
   映像信号を正帰還し、入力映像信号に巡回的に加算する
   ことにより、映像信号中の雑音を低減する巡回型雑音低
   減装置であって、前記正帰還される映像信号の遅延時間
   を、垂直走査周期でもって２６２ライン期間と２６３ラ
   イン期間に交互に切り換える遅延時間切り換え手段を設
   けてなる巡回型雑音低減装置。
2. （２）前記フィールドメモリ回路は、２６２ライン分の
   映像信号を記憶するものであり、前記遅延時間切り換え
   手段は、前記フィールドメモリ回路に接続され、１ライ
   ン分の映像信号を記憶することにより遅延するラインメ
   モリ回路と、前記フィールドメモリ回路に接続され、前
   記ラインメモリ回路を迂回する信号線路とを、垂直走査
   周期でもって切り換わる切り換えスイッチが、交互に前
   記アッテネータ回路に切り換え接続する構成であること
   を特徴とする特許請求の範囲第１項記載の巡回型雑音低
   減装置。