JPS62276982A - 巡回型雑音低減装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 ［産業上の利用分野コ この発明は、映像信号のフィールド相関を利用して雑音
を低減する巡回型雑音低減装置に関する。

［従来の技術］ 家庭用に用いられるビデオテープレコーダ等の磁気記録
再生装置は、周波数変調した輝度信号に低域変換した色
信号を周波数多重して記録する構成をとるが、輝度信号
の場合、記録・再生時の信号処理過程でノイズが混入し
た信号をそのまま復調すると、周波数が高くなるほど周
波数変・復調方式に特有の三角ノイズが増えてしまうた
め、一般には、輝度信号を周波数変調する府にプリエン
ファシス回路により高域成分を強調しておき、信号再生
時にディエンファシス回路により高域強調を解除する方
法がとられる。

しかし、ディエンファシス回路を経た輝度信号にもノイ
ズが含まれるため、例えば第３図に示す巡回型雑音低減
装置Ｉをディエンファシス回路に接続することがある。

図示の巡回型雑音低減装置ｌは、フィールド相関の高い
映像信号とフィールド相関のほとんどないノイズ成分と
の性質の違いを利用して、ノイズ成分を抑圧するもので
あり、出力映像信号を減衰させつつ巡回的に入力映像信
号に加算するため、巡回型と呼ばれる。入力映像信号は
、まずゲインがＩ−Ｋ（ただし、０　＜Ｋ＜ｌ）のアッ
テネータ回路２を経て加算器３に供給される。加算器３
は、フィールドメモリ回路４以下の正帰還回路を経た出
力映像信号を入力映像信号に加算するものであり、その
加算出力はそのまま出力映像信号となる。正帰還回路は
、２６３ライン分の映像信号を記憶して遅延するフィー
ルドメモリ回路４を、ゲインがＫのアッテネータ回路５
を介して加算器３に接続した構成とされており、２６３
ライン分の信号遅延を行った出力映像信号を減衰させて
正帰還する。この場合、巡回型雑音低減装置ｌは、正帰
還のゲインＫを１に近づけ、相関をとる対象となるフィ
ールド数が増えるほど、高いＳＮ改善度が得られる。

［発明が解決しようとする問題点コ 上記フィールド相関を利用する従来の巡回型雑音低減装
置ｌは、フィールドメモリ回路４の記憶容量が、フレー
ムメモリ回路に比し１／２の記憶容量で済み、動きの速
い動画についても、フレーム相関利用に比べ、画像の残
像現象も軽度である等の利点があるが、その半面、フィ
ールドメモリ回路４を巡回する映像信号は、帰還のつど
もとのラインに対して１／２ライン分のずれを生ずる。

そして、正帰還により加算される加算量は、巡回回数ｎ
に応じてゲインにのｎ乗値が乗算されることにより、巡
回を重ねた信号はど加算時の影響力を失ってはいるが、
帰還のつど徐々に相関を失った信号どうしが加算される
ために、例えば第４図に示したように、ステップ状に立
ち上がる映像信号入力に対する応答では、出力映像信号
は信号の立ち上がりがライン刻みの階段波形となり、一
般の低域ろ波回路のステップ応答に似た曲線的変化を示
す。（ただし、実線と点線は、偶数フィールドと奇数フ
ィールドのいずれか一方に属する信号であることを示す
）このことは、フィールド相関を利用する巡回型雑音低
減装置Ｉの本質的な欠点であり、この欠点が垂直解像度
の劣化を沼く一因となっていた。

そこで、本出願人は、第５図に示した巡回型雑音低減装
置６のように、２６３ライン分の映像信号を記憶するフ
ィールドメモリ回路４に代えて、２６２ライン分の映像
信号を記憶遅延するフィールドメモリ回路７を、ｌライ
ン分の映像信号を記憶遅延するラインメモリ回路８と、
これを迂回する信号線路９を介して切り替えスイッチ１
０に接続した回路を用い、フィールドメモリ回路７によ
り２６２ライン分遅延させた映像信号とさらにラインメ
モリ回路８によりｌライン余計に遅延させた映像信号と
を、垂直ブランキング期間中に切り替えつつ交互に巡回
させて、雑音を低減する方式を提案した。すなわち、こ
の方式によれば、第６図の時間軸面半に示したステップ
入力応答時の出力信号波形を見れば判るように、ステッ
プ入力された入力映像信号とこれに加算されるＩフィー
ルド前の入力映像信号が全く同じ画像内容であれば、出
力映像信号の信号波形は、完全に入力映像信号に一致し
、垂直解像度の劣化をともなうことなく、雑音低減が行
われる。また、第６図の時間軸後半に示したように、ス
テップ入力時における切り換えスイッチ１０の切り換え
状態によって、２６２ライン分又は２６３ライン分の遅
延が行われるのか、或はステップ入力された映像信号が
偶数フィールドから始まるのか奇数フィールドから始ま
るのか等の違いによって、入力映像信号と１フイールド
而の入力映像信号の画像内容が異なる場合は、ステップ
変化の前又は後の１ライン期間だけが、入力波形と出力
波形に違いが生ずる場合もあるが、それ以外は、垂直解
像度の劣化に結びつく波形の変形は発生しない。このこ
とは、フレーム単位でみた場合に、巡回型雑音低減装置
６では、必ずもっとも相関の高い信号どうしが巡回的に
加算されることを考えても、当然のことである。

しかして、かかる提案に係る巡回型雑音低減装置６は、
遅延減衰されて巡回的に重ね合わされる信号がラインず
れによって相関を失うことに起因する垂直解像度の劣化
はなく、予期した通りの優れた雑音低減効果を挙げるこ
とができる半面、フィールドメモリ回路７の外にライン
メモリ回路８と切り替えスイッチ１０を必要とするため
、回路構成と組み立て工程の上で、改良の余地を残すも
のであった。

［問題点を解決するための手段］ この発明は、上記問題点を解決したものであり、２６２
ライン分の映像信号を記憶して遅延するフィールドメモ
リ回路とゲインが１に満たないアッテネータ回路を介し
て遅延減衰させた出力映像信号を正帰還し、入力映像信
号に巡回的に加算することにより映像信号中の雑音を低
減する巡回型雑音低減装置であって、前記フィールドメ
モリ回路のデータの書き込みと読み出しを、フレーム周
期でもって垂直ブランキング期間中に１ライン期間停止
するよう制御する制御回路を設けて構成したことを特徴
とするものである。

［作用］ この発明は、出力映像信号をフィールドメモリ回路にて
遅延し、さらにこれをアッテネータ回路にて減衰し、正
帰還して入力映像信号に加算する際に、２６２ライン分
の映像信号を記憶して遅延するフィールドメモリ回路に
対し、データの書き込みと読み出しをフレーム周期でも
って垂直ブランキング期間中に１ライン期間停止するこ
とにより、２６２ライン分と２６３ライン分の信号遅延
を交互に行い、フレーム周期でみた正帰還回路の信号遅
延時間を、５２５ライン期間に合致させ、遅延減衰され
て巡回的に重ね合わされる信号が、ラインずれにより相
関を失うことに起因する垂直解像度の劣化を防止しつつ
雑音低減を図る。

［実施例コ 以下、この発明の実施例について、第１．２図を参照し
て説明する。第１．２図は、それぞれこの発明の巡回型
雑音低減装置の一実施例を示す回路構成図及び回路各部
の信号波形図である。

第１図中、巡回型雑音低減装置ＩＩは、２６２ライン分
の映像信号を記憶遅延するフィールドメモリ回路７とア
ッテネータ回路５が帰還方向に直列接続された正帰還路
を存し、入力映像信号を１フイ一ルド期間遅延し、これ
を巡回的に加算することにより、映像信号中の雑音を低
減する、いわゆるフィールド相関利用の雑音低減方式を
基本とすることに変わりはない。この巡回型雑音低減装
置１１は、フィールドメモリ回路７によって遅延減衰さ
れて巡回的に重ね合わされる信号が、ラインずれにより
相関を失わないよう、フィールドメモリ回路７のデータ
の書き込みと読み出しを、制御回路１２によってタイミ
ング制御する構成をとる。

制御回路１２には、同期分離回路Ｉ３．１／２分周回路
Ｉ４、メモリアクセスコントロール回路１５、ロウアド
レスカウンタ回路１６、カラムアドレスカウンタ回路１
７．アドレス選択回路１８等が含まれる。同期分離回路
１３は、入力映像信号に含まれる垂直同期信号を検出し
、この垂直同期信号を遅延することにより次の垂直同期
信号のの直前でパルスを形成するものである。Ｉ／２分
周回路１４は、同期分離回路１３の出力を１／２分周し
、メモリアクセスコントロール回路Ｉ５に供給する。メ
モリアクセスコントロール回路■５は、フィールドメモ
リ回路７とその他ロウアドレスカウンタ路１６やカラム
アドレスカウンタ回路１７或はアドレス選択回路１８等
を統括して制御するものである。ロウアドレスカウンタ
回路１６とカラムアドレスカウンタ回路１７は、ともに
同期型のカウンタ回路で構成され、それぞれメモリアク
セスコントロール回路！５から供給されるカウントクロ
ックパルスによりアドレスを順次更新する。アドレス選
択回路Ｉ８は、上記両アドレスカウンタ回路１６．１７
とフィールドメモリ回路７の間に介在しており、メモリ
アクセスコントロール回路１５から供給されるロウ／カ
ラム選択信号により、一方のアドレスカウンタ回路１６
又は１７を選択するとともに、出力ラッチパルスにより
ロウアドレスストローブパルスとカラムアドレスストロ
ーブパルスに同期したアドレスデータを出力するよう制
御される。

この実施例では、フィールドメモリ回路７として、２５
６キロビツトの汎用ダイナミック・ランダムアクセスメ
モリを用いており、列（ロウ）方向とカラム（行）方向
に８ビツトずつのアドレスデータを時分割で入力するこ
とにより、リードモディファイライトサイクルを実行す
るよう構成しである。

ところで、カラムアドレスカウンタ回路１７は、ロウア
ドレスカウンタ回路１６からカウントイネーブル信号の
供給を受け、またロウアドレスカウンタ回路Ｉ６は、メ
モリアクセスコントロール回路Ｉ５からカウントイネー
ブル信号の供給を受ける。これらのカウントイネーブル
信号が、ともにハイレベルであるときに、両アドレスカ
ウンタ回路１６．１７は計数動作を行い、後者のカウン
トイネーブル信号がロウレベルになったときに、ともに
計数動作を停止する。この実施例の場合、メモリアクセ
スコントロール回路１５は、ｌ／２分周回路１４から供
給される制御信号によって、ロウアドレスカウンタ回路
１６に対し計数を停止させる信号（ロウレベルのカウン
トイネーブル信号）を供給する。

ところで、フィールドメモリ回路７は、メモリアクセス
コントロール回路１５から前述のロウアドレスストロー
ブパルスとカラムアドレスストローブパルスの外に、第
２図に示したタイミング関係に従って、ライトイネーブ
ル（書き込み許可）信号とアウトプットイネーブル（読
み出し許可）信号の供給を受ける。このため、同図に示
したように、フィールドメモリ回路７への書き込みデー
タと、フィールドメモリ回路７からの読み出しデータは
、所定の位相関係を有することになる。

ここで、いま仮に奇数フィールドにおいて、フィールド
メモリ回路７が２６２ライン分の信号遅延を行ったとす
る。この場合、次の偶数フィールドでは、１／２分周回
路１４からの制御信号によってメモリアクセスコントロ
ール回路１５が、垂直同期信号の直前でロウレベルのカ
ウントイネーブル信号、すなわち計数停止命令を、ｌラ
イン期間中ロウアドレスカウンタ回路１６に供給する。

その結果、フィールドメモリ回路７に対するデータの書
き込みと読み出しは、ちょうど１ライン期間停止する。

そして、このｌライン期間中は、毎回、直前にフィール
ドメモリ回路７に入力された映像データが、そのままフ
ィールドメモリ回路７の出力としてアッテネータ回路５
に供給されることになる。しかして、映像信号のフィー
ルド相関を前提にする当方式にあっては、このことは、
フィールドメモリ回路７が偶数フィールドにおいて実質
上２６３ライン分の信号遅延を行ったに等しく、フィー
ルドメモリ回路７に対するデータの書き込みと読み出し
を制御して、１９１２分余計な信号遅延ができたことに
なる。

従って、巡回型雑音低減装置１１に入力された映像信号
は、アッテネータ回路５に至るまでに、２６２ライン分
又は２６３ライン分の信号遅延を交互に受け、フレーム
単位でみた場合には、総計５２５ライン分の信号遅延が
行われことになる。

このため、従来のフィールド相関利用の雑音低減方式で
問題とされた、ｌ／２ライン分の映像信号のずれにもと
づく垂直解像度の劣化を良好に防止することができる。

このように、上記巡回型雑音低減装置１１は、出力映像
信号をフィールドメモリ回路７にて遅延し、さらにこれ
をアッテネータ回路５にて減衰し、正帰還して入力映像
信号に加算する際に、２６２ライン分の映像信号を記憶
して遅延するフィール。

トメモリ回路７に対し、データの書き込みと読み出しを
フレーム周期でもって垂直ブランキング期間中に１ライ
ン期間停止することにより、２６２ライン分と２６３ラ
イン分の信号遅延を交互に行う構成としたから、フレー
ム周期でみた正帰還回路の信号遅延時間を、５２５ライ
ン期間に合致させることができ、遅延減衰ののち巡回的
に重ね合わされる信号が、ラインずれにより相関を失な
うことに起因する垂直解像度の劣化を、良好に防止する
ことができる。しかも、巡回的に重ね合わされる信号は
、わずかな過渡的変動をもたらすことがあるが、その影
響はごく軽微であるから、フィールド相関利用の長所を
活かした上で、フレーム相関利用の雑音低減方式の特長
である高垂直解像度を得ることができる。

［発明の効果］ 以上説明したように、この発明は、出力映像信号をフィ
ールドメモリ回路にて遅延し、さらにこれをアッテネー
タ回路にて減衰し、正帰還して入力映像信号に加算する
に際し、２６２ライン分の映像信号を記憶して遅延する
フィールドメモリ回路に対して、データの書き込みと読
み出しをフレーム周期でもって垂直ブランキング期間中
に１ライン期間停止することにより、２６２ライン分と
２６３ライン分の信号遅延を交互に行う構成としたから
、フレーム周期でみた正帰還回路の信号遅延時間を、５
２５ライン期間に合致させることができ、遅延減衰のの
ち巡回的に重ね合わされる信号が、ラインずれにより相
関を失なうことに起因する垂直解像度の劣化を、良好に
防止することができ、しかも巡回的に重ね合わされる信
号は、わずかな過渡的変動をもたらすことがあるが、そ
の影響はごく軽微であるから、フィールド相関利用の長
所を活かした上で、フレーム相関利用の雑音低減方式の
特長である高垂直解像度を得ることができる等の優れた
効果を奏する。

【図面の簡単な説明】

第１．２図は、それぞれこの発明の巡回型雑音低減装置
の一実施例を示す回路構成図及び回路各部の信号波形図
、第３．４図は、それぞれ従来の巡回型雑音低減装置の
一例を示す回路構成図及び回路各部の信号波形図、第５
．６図は、それぞれ従来の巡回型雑音低減装置の他の一
例を示す回路構成図及び回路各部の信号波形図である。 ３１８．加算器、５．、、アッテネータ回路。 ７０．、フィールドメモリ回路、Ｉｆ、、、巡回型雑音
低減装置、＋２．、、制御回路。

Claims (1)

【特許請求の範囲】
1. ２６２ライン分の映像信号を記憶して遅延するフィール
   ドメモリ回路とゲインが１に満たないアッテネータ回路
   を介して遅延減衰させた出力映像信号を正帰還し、入力
   映像信号に巡回的に加算することにより映像信号中の雑
   音を低減する巡回型雑音低減装置であって、前記フィー
   ルドメモリ回路のデータの書き込みと読み出しを、フレ
   ーム周期でもって垂直ブランキング期間中に１ライン期
   間停止するよう制御する制御回路を設けてなる巡回型雑
   音低減装置。