JPS6223137Y2 - - Google Patents
Info
- Publication number
- JPS6223137Y2 JPS6223137Y2 JP12957082U JP12957082U JPS6223137Y2 JP S6223137 Y2 JPS6223137 Y2 JP S6223137Y2 JP 12957082 U JP12957082 U JP 12957082U JP 12957082 U JP12957082 U JP 12957082U JP S6223137 Y2 JPS6223137 Y2 JP S6223137Y2
- Authority
- JP
- Japan
- Prior art keywords
- offset adjustment
- amplifier circuit
- offset
- amplifier
- inverting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 6
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
(a) 考案の技術分野
本考案は演算増幅器による増幅手段におけるオ
フセツト調整回路の改良に関する。
フセツト調整回路の改良に関する。
(b) 技術の背景
従来より演算増幅器は基本的には能動素子によ
る差動増幅回路を構成し、反転および非反転入力
端子を備え外部に付加する受動素子の設定値に従
つて期待するアナログ演算処理出力を得るための
直流直結形増幅器である。そして近年演算増幅器
はその能動素子他の回路素子を半導体素子により
構成し、特に集積化技術の発達に伴い同一基板上
に近接して回路素子を形成して、その特性を揃え
た差動増幅回路を得る手段を達成しコストおよび
性能上の隘路を解決して優れた演算増幅器が市場
に提供されるようになつた。
る差動増幅回路を構成し、反転および非反転入力
端子を備え外部に付加する受動素子の設定値に従
つて期待するアナログ演算処理出力を得るための
直流直結形増幅器である。そして近年演算増幅器
はその能動素子他の回路素子を半導体素子により
構成し、特に集積化技術の発達に伴い同一基板上
に近接して回路素子を形成して、その特性を揃え
た差動増幅回路を得る手段を達成しコストおよび
性能上の隘路を解決して優れた演算増幅器が市場
に提供されるようになつた。
(c) 従来技術と問題点
しかしながら演算増幅器は通常その開ループ利
得を100db前後、且高入力インピーダンスに設定
されるため、演算増幅器を構成する回路素子はそ
の差動両辺特に半導体素子のベース・エミツタ電
圧ＶBEおよび直流電流増幅率ｈFEの僅かな違いが
累積されて、入力信号が零においても例外なく出
力端子に電圧が出力される現象が生じる。この出
力電圧を出力のオフセツトと呼ぶ。このオフセツ
トを零調整するため従来より第１図ａに示すよう
に演算増幅器１ａに設けられたオフセツト調整用
専用端子に可変抵抗器VRを接続し、または第１
図ｂに示すように該専用端子を備えない演算増幅
器１ｂにおいては外部回路において調整手段を設
けて、入力のないとき出力を零に合せる方法が多
く用いられている。前者は通常差動増幅回路初段
におけるエミツタまたはコレクタ電流のバランス
を調整するものであり、後者は初段の入力端子エ
ミツタに与える入力電圧の補正によるものであ
る。前者に比較して後者はやむを得ない入力端子
においてアナログ信号と重複する上前述のように
高インピーダンスとなつているためオフセツト調
整の可変抵抗器VRの実装配置によつては配線が
長く必要とする場合が存在し雑音による影響を受
け易い欠点を有していた。
得を100db前後、且高入力インピーダンスに設定
されるため、演算増幅器を構成する回路素子はそ
の差動両辺特に半導体素子のベース・エミツタ電
圧ＶBEおよび直流電流増幅率ｈFEの僅かな違いが
累積されて、入力信号が零においても例外なく出
力端子に電圧が出力される現象が生じる。この出
力電圧を出力のオフセツトと呼ぶ。このオフセツ
トを零調整するため従来より第１図ａに示すよう
に演算増幅器１ａに設けられたオフセツト調整用
専用端子に可変抵抗器VRを接続し、または第１
図ｂに示すように該専用端子を備えない演算増幅
器１ｂにおいては外部回路において調整手段を設
けて、入力のないとき出力を零に合せる方法が多
く用いられている。前者は通常差動増幅回路初段
におけるエミツタまたはコレクタ電流のバランス
を調整するものであり、後者は初段の入力端子エ
ミツタに与える入力電圧の補正によるものであ
る。前者に比較して後者はやむを得ない入力端子
においてアナログ信号と重複する上前述のように
高インピーダンスとなつているためオフセツト調
整の可変抵抗器VRの実装配置によつては配線が
長く必要とする場合が存在し雑音による影響を受
け易い欠点を有していた。
(d) 考案の目的
本考案の目的は上記の欠点は除去するためオフ
セツトバランス調整用専用端子を備えない演算増
幅器におけるオフセツト調整回路として配線を多
少延長しても雑音等に影響されないでオフセツト
調整電圧を入力端子に印加する手段を提供しよう
とするものである。
セツトバランス調整用専用端子を備えない演算増
幅器におけるオフセツト調整回路として配線を多
少延長しても雑音等に影響されないでオフセツト
調整電圧を入力端子に印加する手段を提供しよう
とするものである。
(e) 考案の構成
そしてこの目的は演算増幅器による非反転増幅
回路において、該増幅回路の出力端子より反転入
力端子に接続する帰還抵抗の出力端子側にコンデ
ンサを直列接続し、該帰還抵抗を介し反転入力端
子にオフセツト調整電圧を印加する手段を設けた
ことを特徴とする増幅回路を提供することによつ
て達成することが出来る。
回路において、該増幅回路の出力端子より反転入
力端子に接続する帰還抵抗の出力端子側にコンデ
ンサを直列接続し、該帰還抵抗を介し反転入力端
子にオフセツト調整電圧を印加する手段を設けた
ことを特徴とする増幅回路を提供することによつ
て達成することが出来る。
(f) 考案の実施例
以下本考案の一実施例について図面を参照し
つゝ説明する。
つゝ説明する。
１ｂはオフセツトバランス調整用専用端子を備
えていない演算増幅器、Ｃはコンデンサ、VRは
可変抵抗器、Rfは帰還抵抗器、Rgは接地抵抗器
およびＲ1,2は電圧分割抵抗器である。こゝでコ
ンデンサＣは動作周波数においてその値をインピ
ーダンスが無視出来るレベルに設定すれば従来通
り動作周波数における利得ＫAC＝Ｇ／１＋Ｇ×
Rg／Rf≒１＋Rg／Rfとなり、一方直流的には帰
還抵抗Rfにおける出力端子よりの低インピーダ
ンス点から可変抵抗器VRによりオフセツト調整
電圧を印加出来るので、従来のように配線長を延
長したときに発生する雑音の影響を受けることな
く容易にオフセツトバランス調整を実施すること
が出来る。
えていない演算増幅器、Ｃはコンデンサ、VRは
可変抵抗器、Rfは帰還抵抗器、Rgは接地抵抗器
およびＲ1,2は電圧分割抵抗器である。こゝでコ
ンデンサＣは動作周波数においてその値をインピ
ーダンスが無視出来るレベルに設定すれば従来通
り動作周波数における利得ＫAC＝Ｇ／１＋Ｇ×
Rg／Rf≒１＋Rg／Rfとなり、一方直流的には帰
還抵抗Rfにおける出力端子よりの低インピーダ
ンス点から可変抵抗器VRによりオフセツト調整
電圧を印加出来るので、従来のように配線長を延
長したときに発生する雑音の影響を受けることな
く容易にオフセツトバランス調整を実施すること
が出来る。
(g) 考案の効果
以上説明したように本考案によれば従来のオフ
セツト調整用専用端子を備えない演算増幅器にお
ける雑音の影響を受け易い高インピーダンス点に
おけるオフセツト調整電圧の印加に比較して低イ
ンピーダンス点よりオフセツト調整電圧を印加す
る増幅回路が得られるので有用である。
セツト調整用専用端子を備えない演算増幅器にお
ける雑音の影響を受け易い高インピーダンス点に
おけるオフセツト調整電圧の印加に比較して低イ
ンピーダンス点よりオフセツト調整電圧を印加す
る増幅回路が得られるので有用である。
第１図ａは従来のオフセツト調整用専用端子付
演算増幅器による非反転増幅回路のブロツク図、
第１図ｂは従来のオフセツト調整用専用端子を備
えない演算増幅器による非反転増幅回路のブロツ
ク図および第２図は本考案の一実施例におけるオ
フセツト調整専用端子を備えない演算増幅器によ
る非反転増幅器によるブロツク図である。 図において、１ｂはオフセツト調整専用端子を
備えない演算増幅器、Ｃはコンデンサ、VRは可
変抵抗器およびRfは帰還抵抗器である。
演算増幅器による非反転増幅回路のブロツク図、
第１図ｂは従来のオフセツト調整用専用端子を備
えない演算増幅器による非反転増幅回路のブロツ
ク図および第２図は本考案の一実施例におけるオ
フセツト調整専用端子を備えない演算増幅器によ
る非反転増幅器によるブロツク図である。 図において、１ｂはオフセツト調整専用端子を
備えない演算増幅器、Ｃはコンデンサ、VRは可
変抵抗器およびRfは帰還抵抗器である。
Claims (1)
- 演算増幅器による非反転増幅回路において、該
増幅回路の出力端子により反転入力端子に接続す
る帰還抵抗の出力端子側にコンデンサを直列接続
し、該帰還抵抗を介し反転入力端子にオフセツト
調整電圧を印加する手段を設けたことを特徴とす
る増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12957082U JPS5933316U (ja) | 1982-08-27 | 1982-08-27 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12957082U JPS5933316U (ja) | 1982-08-27 | 1982-08-27 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5933316U JPS5933316U (ja) | 1984-03-01 |
| JPS6223137Y2 true JPS6223137Y2 (ja) | 1987-06-12 |
Family
ID=30293544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12957082U Granted JPS5933316U (ja) | 1982-08-27 | 1982-08-27 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5933316U (ja) |
-
1982
- 1982-08-27 JP JP12957082U patent/JPS5933316U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5933316U (ja) | 1984-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5049831A (en) | Single-ended input to differential output amplifier with integral two-pole filter | |
| US4406990A (en) | Direct coupled DC amplification circuit | |
| JPS6223137Y2 (ja) | ||
| US4048577A (en) | Resistor-controlled circuit for improving bandwidth of current gain cells | |
| JPH05299949A (ja) | 帰還形差動増幅回路 | |
| JPS6046847B2 (ja) | 多段増幅回路 | |
| JPH0424882B2 (ja) | ||
| EP0043699B1 (en) | Operational amplifier | |
| JPS60239108A (ja) | 改良形相互コンダクタンス増幅器 | |
| JPS631768B2 (ja) | ||
| JPH0326668Y2 (ja) | ||
| JPH04287507A (ja) | 電界効果トランジスタ増幅器 | |
| JPH0712134B2 (ja) | スピ−カの増幅回路 | |
| JP2001168660A (ja) | 利得可変増幅回路 | |
| JP2001094361A (ja) | 高周波増幅回路 | |
| JPS6145633Y2 (ja) | ||
| JPH0746060A (ja) | 演算増幅器 | |
| JPH0122263Y2 (ja) | ||
| JPS6333725B2 (ja) | ||
| JPH05335850A (ja) | Ｂｔｌアンプ | |
| JPS60111507A (ja) | 増幅回路 | |
| JPH0570325B2 (ja) | ||
| JPH0680999B2 (ja) | 利得制御増幅器 | |
| JPH05110364A (ja) | 周波数特性切替回路 | |
| JPS6052105A (ja) | 高周波増幅装置 |