JPS6223088Y2 - - Google Patents
Info
- Publication number
- JPS6223088Y2 JPS6223088Y2 JP1980103445U JP10344580U JPS6223088Y2 JP S6223088 Y2 JPS6223088 Y2 JP S6223088Y2 JP 1980103445 U JP1980103445 U JP 1980103445U JP 10344580 U JP10344580 U JP 10344580U JP S6223088 Y2 JPS6223088 Y2 JP S6223088Y2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- signal
- leads
- integrated circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000017525 heat dissipation Effects 0.000 claims description 13
- 239000000758 substrate Substances 0.000 description 12
- 239000000919 ceramic Substances 0.000 description 7
- 238000001816 cooling Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案は、フイルムキヤリア集積回路チツプに
関し、特にチツプと外部の間の熱抵抗の低減方法
に関するものである。
関し、特にチツプと外部の間の熱抵抗の低減方法
に関するものである。
周知のように、フイルムキヤリア方式は、集積
回路チツプと外部の間を、従来のワイヤを使用し
て接続するものではなく、フイルム上にリードを
設け、リードと集積回路チツプの接続部（バン
プ）をボンデイングする方式である。
回路チツプと外部の間を、従来のワイヤを使用し
て接続するものではなく、フイルム上にリードを
設け、リードと集積回路チツプの接続部（バン
プ）をボンデイングする方式である。
フイルムキヤリア集積回路チツプをセラミツク
基板などに実装した場合のチツプから外部への放
熱は、リード、チツプ裏面を介して、基板へ伝導
により放熱するものとチツプ表面から雰囲気へ放
射により放熱するものに分けられるが、特殊な強
制空冷などの冷却手段を行なわない限り、リー
ド、チツプ裏面を介して伝導で放熱する方が大で
ある。
基板などに実装した場合のチツプから外部への放
熱は、リード、チツプ裏面を介して、基板へ伝導
により放熱するものとチツプ表面から雰囲気へ放
射により放熱するものに分けられるが、特殊な強
制空冷などの冷却手段を行なわない限り、リー
ド、チツプ裏面を介して伝導で放熱する方が大で
ある。
フイルムキヤリア方式では、フイルム上のリー
ドは、信号・電源電圧をチツプと外部の間に電気
的に伝達するだけでなく、ボンデイングされた集
積回路チツプを保持する役割もするため、機械的
強度が十分とれるように、リードの厚み、幅を有
しているので、従来のワイヤボンデイング方式に
比べ、チツプからリードを介しての放熱効果も、
大きい特徴があり、チツプと基板間の熱抵抗は、
リードの本数に大きく依存する。
ドは、信号・電源電圧をチツプと外部の間に電気
的に伝達するだけでなく、ボンデイングされた集
積回路チツプを保持する役割もするため、機械的
強度が十分とれるように、リードの厚み、幅を有
しているので、従来のワイヤボンデイング方式に
比べ、チツプからリードを介しての放熱効果も、
大きい特徴があり、チツプと基板間の熱抵抗は、
リードの本数に大きく依存する。
集積回路チツプをセラミツク基板などに実装し
た時の接合温度Ｔjは、周囲温度をＴa、チツプと
基板の間の熱抵抗をR1、基板と雰囲気の間の熱
抵抗をR2、チツプの消費電力をＰwとすれば、以
下のように近似される。
た時の接合温度Ｔjは、周囲温度をＴa、チツプと
基板の間の熱抵抗をR1、基板と雰囲気の間の熱
抵抗をR2、チツプの消費電力をＰwとすれば、以
下のように近似される。
Ｔj＝Ｔa＋R1Pw＋R2Pw (1)
(1)式は、チツプの接合温度が、周囲温度とチツ
プの消費電力による自己発熱による温度上昇分の
和で与えられることを示しており、同一の周囲温
度、同一の消費電力であつても、熱抵抗の相違に
より、チツプの接合温度は、異なることを意味し
ている。
プの消費電力による自己発熱による温度上昇分の
和で与えられることを示しており、同一の周囲温
度、同一の消費電力であつても、熱抵抗の相違に
より、チツプの接合温度は、異なることを意味し
ている。
第１図は、従来から用いられているフイルムキ
ヤリア集積回路チツプの例を示すものである。
ヤリア集積回路チツプの例を示すものである。
集積回路チツプ１には、信号・電源用バンプ３
が設けられ、これにフイルムキヤリア２のリード
４がボンデイングされる。
が設けられ、これにフイルムキヤリア２のリード
４がボンデイングされる。
このようなフイルムキヤリア集積回路チツプで
は、電気的に最小限必要な数のバンプだけしか設
けていないので、チツプの種類により使用する信
号・電源用バンプ数すなわち、ボンデイングされ
るリードの本数も異なるため、チツプをセラミツ
ク基板などに実装した場合にチツプと基板の間の
熱抵抗はチツプにより大きな差異を生じていた。
は、電気的に最小限必要な数のバンプだけしか設
けていないので、チツプの種類により使用する信
号・電源用バンプ数すなわち、ボンデイングされ
るリードの本数も異なるため、チツプをセラミツ
ク基板などに実装した場合にチツプと基板の間の
熱抵抗はチツプにより大きな差異を生じていた。
たとえば、リードの本数が、非常に少ないもの
をセラミツク基板などに実装した場合には、回路
定数を最適化し、チツプの消費電力を小さく抑え
ても、リードから基板への放熱効果が小さくな
り、チツプと基板間の熱抵抗が大きいために、自
己発熱によるチツプの温度上昇が大きく、接合温
度が高くなり、集積回路チツプを良好な温度条件
で動作させにくい欠点があつた。
をセラミツク基板などに実装した場合には、回路
定数を最適化し、チツプの消費電力を小さく抑え
ても、リードから基板への放熱効果が小さくな
り、チツプと基板間の熱抵抗が大きいために、自
己発熱によるチツプの温度上昇が大きく、接合温
度が高くなり、集積回路チツプを良好な温度条件
で動作させにくい欠点があつた。
これを補うには(1)式からわかるように、周囲温
度を低くすることで、接合温度を下げ、チツプを
良好な特性の期待できる温度で動作させようとし
ているため、十分な冷却設備が必要となり、経済
性の向上が進まない欠点があつた。
度を低くすることで、接合温度を下げ、チツプを
良好な特性の期待できる温度で動作させようとし
ているため、十分な冷却設備が必要となり、経済
性の向上が進まない欠点があつた。
さらに、複数種のフイルムキヤリア集積回路チ
ツプをセラミツク基板などに実装した実使用状態
を考えると、温度上昇によるチツプの特性の低下
を防止し、良好な特性を実現するためには、各チ
ツプの消費電力、チツプと基板間の熱抵抗を考慮
し、消費電力とチツプと基板間の熱抵抗の積の一
番大きなもの、すなわち、消費電力による温度上
昇の一番大きなチツプを対象として、周囲温度を
十分に低いところに調整しなければならなかつ
た。
ツプをセラミツク基板などに実装した実使用状態
を考えると、温度上昇によるチツプの特性の低下
を防止し、良好な特性を実現するためには、各チ
ツプの消費電力、チツプと基板間の熱抵抗を考慮
し、消費電力とチツプと基板間の熱抵抗の積の一
番大きなもの、すなわち、消費電力による温度上
昇の一番大きなチツプを対象として、周囲温度を
十分に低いところに調整しなければならなかつ
た。
本考案の目的は、上記欠点を解消し、容易に良
好な特性を実現できる接合温度で動作できるフイ
ルムキヤリア集積回路チツプを提供することにあ
る。
好な特性を実現できる接合温度で動作できるフイ
ルムキヤリア集積回路チツプを提供することにあ
る。
本考案の特徴は、チツプの端辺に沿つて信号、
電源端子用ボンデイングバンプが設けられ、該信
号、電源端子用ボンデイングバンプに信号用、電
源用リードが接続されたフイルムキヤリア集積回
路チツプにおいて、前記信号、電源端子用ボンデ
イングバンプと同様に前記端辺に沿つて放熱用ボ
ンデイングバンプが設けられ、該放熱用ボンデイ
ングバンプに前記信号用、電源用リードと同じ平
面形状を有する放熱用リードが接続され、該放熱
用リードは該信号用、電源用リードと平行にこれ
らリードと同一方向に延在しているフイルムキヤ
リア集積回路チツプにある。
電源端子用ボンデイングバンプが設けられ、該信
号、電源端子用ボンデイングバンプに信号用、電
源用リードが接続されたフイルムキヤリア集積回
路チツプにおいて、前記信号、電源端子用ボンデ
イングバンプと同様に前記端辺に沿つて放熱用ボ
ンデイングバンプが設けられ、該放熱用ボンデイ
ングバンプに前記信号用、電源用リードと同じ平
面形状を有する放熱用リードが接続され、該放熱
用リードは該信号用、電源用リードと平行にこれ
らリードと同一方向に延在しているフイルムキヤ
リア集積回路チツプにある。
本考案を実施例により説明する。
第２図は、本考案の実施例を示すものであり、
第１図の従来例に比較して、集積回路チツプ１０
には、信号用・電源用リードボンデイングバンプ
３０以外に放熱用リードボンデイングバンプ３１
が設けられ、フイルムキヤリア２０には、信号
用・電源用リード４０以外に放熱用リード４１が
設けられており、それぞれのバンプにリードがボ
ンデイングされる。
第１図の従来例に比較して、集積回路チツプ１０
には、信号用・電源用リードボンデイングバンプ
３０以外に放熱用リードボンデイングバンプ３１
が設けられ、フイルムキヤリア２０には、信号
用・電源用リード４０以外に放熱用リード４１が
設けられており、それぞれのバンプにリードがボ
ンデイングされる。
このようなフイルムキヤリア集積回路チツプを
セラミツク基板などに実装した場合は、消費電力
による自己発熱を信号用・電源用リード以外にも
放熱用リードでチツプから基板へ放熱することが
できるので、チツプと基板間の熱抵抗を低減する
効果があり、チツプの温度上昇を小さく抑えら
れ、チツプを良好な特性の期待される温度範囲で
容易に動作させることができる利点がある。
セラミツク基板などに実装した場合は、消費電力
による自己発熱を信号用・電源用リード以外にも
放熱用リードでチツプから基板へ放熱することが
できるので、チツプと基板間の熱抵抗を低減する
効果があり、チツプの温度上昇を小さく抑えら
れ、チツプを良好な特性の期待される温度範囲で
容易に動作させることができる利点がある。
また、複数のチツプをセラミツク基板などに実
装した場合には、チツプのリード本数の違いによ
るチツプと基板間の熱抵抗の差異は、圧縮され熱
抵抗自体の大きさも低減されるので、チツプの温
度上昇は低く抑えられ、特別冷却設備がなくても
あるいは、簡略化しても良好な特性の期待される
温度に設定でき、経済性の向上が期待できる利点
がある。
装した場合には、チツプのリード本数の違いによ
るチツプと基板間の熱抵抗の差異は、圧縮され熱
抵抗自体の大きさも低減されるので、チツプの温
度上昇は低く抑えられ、特別冷却設備がなくても
あるいは、簡略化しても良好な特性の期待される
温度に設定でき、経済性の向上が期待できる利点
がある。
以上説明したように、本考案によれば、フイル
ムキヤリア集積回路チツプを実装した時のチツプ
と外部の間の熱抵抗を低減でき、容易に集積回路
チツプを良好な温度条件で動作させることができ
るので、冷却設備の簡略化による経済性の向上が
実現できる。
ムキヤリア集積回路チツプを実装した時のチツプ
と外部の間の熱抵抗を低減でき、容易に集積回路
チツプを良好な温度条件で動作させることができ
るので、冷却設備の簡略化による経済性の向上が
実現できる。
第１図は、従来例を示す平面図である。第２図
は、本考案の実施例を示す平面図である。 尚、図において、１，１０……集積回路チツ
プ、２，２０……フイルムキヤリア、３，３０…
…信号・電源端子用ボンデイングバンプ、４，４
０……信号、電源端子用リード、３１……放熱用
リードボンデイングバンプ、４１……放熱用リー
ド。
は、本考案の実施例を示す平面図である。 尚、図において、１，１０……集積回路チツ
プ、２，２０……フイルムキヤリア、３，３０…
…信号・電源端子用ボンデイングバンプ、４，４
０……信号、電源端子用リード、３１……放熱用
リードボンデイングバンプ、４１……放熱用リー
ド。
Claims (1)
- チツプの端辺に沿つて信号、電源端子用ボンデ
イングバンプが設けられ、該信号、電源端子用ボ
ンデイングバンプに信号用、電源用リードが接続
されたフイルムキヤリア集積回路チツプにおい
て、前記信号、電源端子用ボンデイングバンプと
同様に前記端辺に沿つて放熱用ボンデイングバン
プが設けられ、該放熱用ボンデイングバンプに前
記信号用、電源用リードと同じ平面形状を有する
放熱用リードが接続され、該放熱用リードは該信
号用、電源用リードと平行にこれらリードと同一
方向に延在していることを特徴とするフイルムキ
ヤリア集積回路チツプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980103445U JPS6223088Y2 (ja) | 1980-07-22 | 1980-07-22 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980103445U JPS6223088Y2 (ja) | 1980-07-22 | 1980-07-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5726853U JPS5726853U (ja) | 1982-02-12 |
| JPS6223088Y2 true JPS6223088Y2 (ja) | 1987-06-12 |
Family
ID=29464834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980103445U Expired JPS6223088Y2 (ja) | 1980-07-22 | 1980-07-22 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6223088Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4781097B2 (ja) * | 2005-12-05 | 2011-09-28 | ルネサスエレクトロニクス株式会社 | テープキャリアパッケージ及びそれを搭載した表示装置 |
-
1980
- 1980-07-22 JP JP1980103445U patent/JPS6223088Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5726853U (ja) | 1982-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0777258B2 (ja) | 半導体装置 | |
| US6836005B2 (en) | Semiconductor device | |
| US20010002320A1 (en) | Extended lead package | |
| JPS6223088Y2 (ja) | ||
| JPH09199629A (ja) | 半導体装置 | |
| JPH0418694B2 (ja) | ||
| JPH05275580A (ja) | 半導体装置 | |
| JP3253154B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JP3183064B2 (ja) | 半導体装置 | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JPH04219966A (ja) | 半導体素子 | |
| JPH0278265A (ja) | リードフレームおよびそのリードフレームを使用した複合半導体装置 | |
| JPS60206673A (ja) | サ−マルヘツド | |
| JPH1167958A (ja) | 高放熱タイプのフィリップチップ用パッケージ構造 | |
| JP3013612B2 (ja) | 半導体装置 | |
| JP2962575B2 (ja) | 半導体装置 | |
| JPS63169749A (ja) | 半導体装置 | |
| JPH02280364A (ja) | 半導体装置 | |
| JP2504262Y2 (ja) | 半導体モジュ―ル | |
| JPH043505Y2 (ja) | ||
| JPH04168753A (ja) | 半導体装置 | |
| JPS5931862B2 (ja) | 半導体装置 | |
| JPS6240456Y2 (ja) | ||
| JPS629640A (ja) | 半導体部品の実装構造 | |
| JPH01204453A (ja) | 樹脂基板を用いたピングリッドアレイ構造 |