JPS62230045A - 薄膜トランジスタアレイ - Google Patents
薄膜トランジスタアレイInfo
- Publication number
- JPS62230045A JPS62230045A JP61073576A JP7357686A JPS62230045A JP S62230045 A JPS62230045 A JP S62230045A JP 61073576 A JP61073576 A JP 61073576A JP 7357686 A JP7357686 A JP 7357686A JP S62230045 A JPS62230045 A JP S62230045A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- thin film
- film transistor
- matrix
- transistor array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 7
- 239000011159 matrix material Substances 0.000 abstract description 10
- 238000005259 measurement Methods 0.000 abstract description 9
- 239000000523 sample Substances 0.000 abstract description 6
- 241001422033 Thestylus Species 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は液晶表示装置に応用される薄膜トランジスタア
レイに関するものである。
レイに関するものである。
従来の技術
近年、液晶表示装置の表示容量増大に伴って、走査線数
が増え、そのため従来の電極マトリックス方式では液晶
表示装置の表示コントラストや応答速度が低下すること
から、表示特性向上のためにマトリックス型液晶表示装
置にＴＦＴアレイが利用されつつある。
が増え、そのため従来の電極マトリックス方式では液晶
表示装置の表示コントラストや応答速度が低下すること
から、表示特性向上のためにマトリックス型液晶表示装
置にＴＦＴアレイが利用されつつある。
以下、図面を参照しながら、従来のＴＰＴアレイについ
て説明する。
て説明する。
第３図の従来のＴＦＴアレイの一部平面図で、第４図は
そのＡ−Ａ ’線での断面図を示したものである。ガラ
ス基板等の絶縁基板１の表面に、ゲート線２及び絵素透
明電極３を設け、前記ゲート線のみを覆い、尚且つゲー
ト線と直交するソース線４を設ける部分に絶縁層５を設
け、その上に半導体Ｎ６、保護用絶縁層７、ソース線及
び絵素透明電極とトランジスタのドレイン部とを接続す
るためのドレイン電極８を順次設けた構造となっている
。
そのＡ−Ａ ’線での断面図を示したものである。ガラ
ス基板等の絶縁基板１の表面に、ゲート線２及び絵素透
明電極３を設け、前記ゲート線のみを覆い、尚且つゲー
ト線と直交するソース線４を設ける部分に絶縁層５を設
け、その上に半導体Ｎ６、保護用絶縁層７、ソース線及
び絵素透明電極とトランジスタのドレイン部とを接続す
るためのドレイン電極８を順次設けた構造となっている
。
発明が解決しようとする問題点
しかしながら、上記の様な構造のＴＰＴアレイでは、マ
トリックス状に配列された各々のＴＰＴの電気的特性を
半導体装置の検査に用いられているウエハプローバ等で
測定する場合、ゲート線はアレイ内では絶縁膜によって
完全に被覆されており、またソース線はＴＰＴ上部を配
線しているために、触針と前記画線との接続はアレイ周
辺に設けられた引き出し電極パッドで行なわれなければ
ならない。そのため、ＴＰＴの３端子の触針と接続され
る電極パットは全てのＴＰＴで異なることから、触針の
配置が固定されているプローブカードを使用することが
できず、プローブカードを用いてのウエハプローバ等に
よる自動計測が困難であると云う問題点を有していた。
トリックス状に配列された各々のＴＰＴの電気的特性を
半導体装置の検査に用いられているウエハプローバ等で
測定する場合、ゲート線はアレイ内では絶縁膜によって
完全に被覆されており、またソース線はＴＰＴ上部を配
線しているために、触針と前記画線との接続はアレイ周
辺に設けられた引き出し電極パッドで行なわれなければ
ならない。そのため、ＴＰＴの３端子の触針と接続され
る電極パットは全てのＴＰＴで異なることから、触針の
配置が固定されているプローブカードを使用することが
できず、プローブカードを用いてのウエハプローバ等に
よる自動計測が困難であると云う問題点を有していた。
本発明はこのような従来例の問題点を解消したものであ
り、その目的とするところはマトリックス状に配列され
た各々のＴＰＴに独立にゲート及びソース端子の電極パ
ッドを設けることにより、ウエハプローバ等の検査装置
を利用して自動計測が容易に行なうことができ、測定効
率を大幅に改善する構造のＴＦＴアレイを提供するもの
である。
り、その目的とするところはマトリックス状に配列され
た各々のＴＰＴに独立にゲート及びソース端子の電極パ
ッドを設けることにより、ウエハプローバ等の検査装置
を利用して自動計測が容易に行なうことができ、測定効
率を大幅に改善する構造のＴＦＴアレイを提供するもの
である。
問題点を解決するための手段
上記問題点を解決するために、本発明のＴＰＴアレイは
マトリックス状に配列された各々のＴＰＴに独立にゲー
ト及びソース端子の電極パッドを設けたと云うものであ
る。
マトリックス状に配列された各々のＴＰＴに独立にゲー
ト及びソース端子の電極パッドを設けたと云うものであ
る。
作用
本発明の上記の様な構造にすることによって、マトリッ
クス状に配列された全てのＴＰＴの３端子の触針と接続
に用いられる電極パ、７ドが同一配置になり、触針配置
が固定されるプローブカードが使用可能となり、ウェハ
プローバ等を利用して自動計測が可能となるものである
。
クス状に配列された全てのＴＰＴの３端子の触針と接続
に用いられる電極パ、７ドが同一配置になり、触針配置
が固定されるプローブカードが使用可能となり、ウェハ
プローバ等を利用して自動計測が可能となるものである
。
実施例
以下本発明の薄膜トランジスタアレイの一実施例につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
第１図は本発明の第１の実施例のＴＦＴアレイの一部の
平面図である。第３図と同一部分もしくは相当部分には
同一符号を付して、その詳しい説明は省略する。第１図
において、９はゲート線に設けたＴＦＴ毎のゲート電極
パッド、１ｏはソース線に設けたＴＦＴ毎のソース電極
パッドである。
平面図である。第３図と同一部分もしくは相当部分には
同一符号を付して、その詳しい説明は省略する。第１図
において、９はゲート線に設けたＴＦＴ毎のゲート電極
パッド、１ｏはソース線に設けたＴＦＴ毎のソース電極
パッドである。
以上の様な構造であれば、マトリックス状に配列された
全てのＴＰＴの３端子の電極パッドが同一形状の配置と
なることがら、触針の配置が固定されるプローブカード
を利用して、ウェハプローバ等を用いて自動計測を行な
うことが可能となる。
全てのＴＰＴの３端子の電極パッドが同一形状の配置と
なることがら、触針の配置が固定されるプローブカード
を利用して、ウェハプローバ等を用いて自動計測を行な
うことが可能となる。
以下、本発明の第２の実施例について図面を参照しなが
ら説明する。
ら説明する。
第２図は本発明の第２の実施例を示すＴＦＴアレイの一
部平面図である。第３図と同一部分もしくは相当部分に
は同一符号を付してその詳しい説明は省略する。
部平面図である。第３図と同一部分もしくは相当部分に
は同一符号を付してその詳しい説明は省略する。
第２図において、１１は隣接するＴＦＴ間のゲート線に
平行に設けられたゲート電極パッドである。
平行に設けられたゲート電極パッドである。
以上の様な構造であれば、第１の実施例と同様な効果が
得られるばかりではなく、ＴＰＴが形成される以外の部
分のゲート線が一２層構造となることから、低抵抗率の
金属材料を用いて、前記ゲート電極パッドを形成すると
ゲート線の抵抗が低下することから、液晶表示装置を構
成した場合、走査電圧であるゲート電圧の応答特性も改
善されると云う効果もでてくる。
得られるばかりではなく、ＴＰＴが形成される以外の部
分のゲート線が一２層構造となることから、低抵抗率の
金属材料を用いて、前記ゲート電極パッドを形成すると
ゲート線の抵抗が低下することから、液晶表示装置を構
成した場合、走査電圧であるゲート電圧の応答特性も改
善されると云う効果もでてくる。
発明の効果
以上のように本発明はマトリックス状に配列されたＴＰ
Ｔのゲート及びソース端子に独立に各々の電極パッドを
設けることにより、全てのＴＰＴの３端子の触針と接続
される電極パッドが同一配置となり、触針配置が固定さ
れるプローブカードが使用可能となり、ウエハプローバ
等による自動計測が可能となることから、アレイ内にお
ける各々のＴＰＴの電気的特性を極めて効率良く測定し
得るものである。
Ｔのゲート及びソース端子に独立に各々の電極パッドを
設けることにより、全てのＴＰＴの３端子の触針と接続
される電極パッドが同一配置となり、触針配置が固定さ
れるプローブカードが使用可能となり、ウエハプローバ
等による自動計測が可能となることから、アレイ内にお
ける各々のＴＰＴの電気的特性を極めて効率良く測定し
得るものである。
第１図は本発明の第１の実施例におけるＴＦＴアレイの
一部平面図、第２図は本発明の第２の実施例におけるＴ
ＰＴアレイの一部平面図、第３図は従来のＴＦＴアレイ
の一部平面図、第４図は第３図のＡ−Ａ’線での断面構
造図である。 ｌ・・・・・・ゲート線、２・・・・・・絶縁基板、３
・旧・・絵素透明電極、４・・・・・・ソース線、５・
・・・・・絶縁層、６・・・・・・半導体層、７・・・
・・・保護用絶縁層、８・・・・・・ドレイン電極、９
．１１・・・・・・ゲート電極パッド、１ｏ・・・・・
・ソース電極パッド。 代理人の氏名 弁理士 中尾敏男 はか１名第１図 第２図 第３図 第４図
一部平面図、第２図は本発明の第２の実施例におけるＴ
ＰＴアレイの一部平面図、第３図は従来のＴＦＴアレイ
の一部平面図、第４図は第３図のＡ−Ａ’線での断面構
造図である。 ｌ・・・・・・ゲート線、２・・・・・・絶縁基板、３
・旧・・絵素透明電極、４・・・・・・ソース線、５・
・・・・・絶縁層、６・・・・・・半導体層、７・・・
・・・保護用絶縁層、８・・・・・・ドレイン電極、９
．１１・・・・・・ゲート電極パッド、１ｏ・・・・・
・ソース電極パッド。 代理人の氏名 弁理士 中尾敏男 はか１名第１図 第２図 第３図 第４図
Claims (1)
- 複数本のゲート線及び前記ゲート線と直交する複数本の
ソース線を備え、その各交点に薄膜トランジスタを設け
た薄膜トランジスタアレイであって、前記薄膜トランジ
スタに独立にゲート及びソースの電極パッドを設けたこ
とを特徴とする薄膜トランジスタアレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61073576A JPS62230045A (ja) | 1986-03-31 | 1986-03-31 | 薄膜トランジスタアレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61073576A JPS62230045A (ja) | 1986-03-31 | 1986-03-31 | 薄膜トランジスタアレイ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62230045A true JPS62230045A (ja) | 1987-10-08 |
Family
ID=13522252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61073576A Pending JPS62230045A (ja) | 1986-03-31 | 1986-03-31 | 薄膜トランジスタアレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62230045A (ja) |
-
1986
- 1986-03-31 JP JP61073576A patent/JPS62230045A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100281058B1 (ko) | 액정표시장치 | |
| JP2610328B2 (ja) | 液晶表示素子の製造方法 | |
| US6590624B1 (en) | LCD panels including interconnected test thin film transistors and methods of gross testing LCD panels | |
| JP4251799B2 (ja) | 液晶表示装置 | |
| US6836140B2 (en) | Method for manufacturing a display device, and display device substrate | |
| EP0272506A3 (en) | Thin film transistor array for liquid crystal displays allowing in-process testing, testing method, and information entry system comprising such an array | |
| JPH08101397A (ja) | 薄膜トランジスタ型液晶表示装置とその製造方法 | |
| CN106771726A (zh) | 测试组件及其监控显示面板电性特性的方法、显示面板 | |
| JP2001358189A (ja) | 電極基板の製造方法及び電極基板、並びに電気光学装置 | |
| JPS61179486A (ja) | 半導体装置 | |
| JPS62230045A (ja) | 薄膜トランジスタアレイ | |
| KR100202230B1 (ko) | 액정표시장치에서 평면배선구조를 갖는 액정표시장치의 제조방법 및 평면배선구조를 갖는 액정표시장치 | |
| JPH07199219A (ja) | 液晶表示装置検査用プローブカード | |
| JPS6148978A (ja) | アクテイブマトリクス基板 | |
| JP4236720B2 (ja) | 液晶電気光学装置 | |
| JPH05173164A (ja) | 液晶表示パネル | |
| KR100436008B1 (ko) | 정전기방지형액정표시장치및그제조방법 | |
| JP3014915B2 (ja) | 多面取り薄膜トランジスタアレイ基板及びその検査方法 | |
| JPH07199220A (ja) | アレイ基板 | |
| KR0154794B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조방법 | |
| JPS62249125A (ja) | 液晶表示装置 | |
| JPH0648551Y2 (ja) | アクテイブマトリクス表示装置 | |
| KR200179140Y1 (ko) | 액정표시장치 | |
| JPS6148927A (ja) | 半導体装置 | |
| KR100521259B1 (ko) | 박막 트랜지스터 액정 표시 장치용 쇼팅 바 |