JPS62224085A - 電界効果型半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （座業上の利用分野） 不発明は半導体装置に係り、特に高周波で動作する電力
用電界効果型トランジスタの電他取シ出しパターンの構
造に関する。

（従来の技術） マイクロ波通信システムの多様化が進む中で、電力増幅
用半導体素子、特に砒化ガリウム（ＧａＡ　ｓ　）を材
料とした電界効果トランジスタ（ＧａＡｓ　ＦＥＴ　）
に対してミ＋７波帯のような高周波帯での高性能化の要
求が強くなっている。第２図に高周波帯で用いられる電
力用ＧａＡｓＦＥＴの一例を示すが、半絶−性ＧａＡｓ
基板】の表面上に形成された活性領域２上にオーム性の
ソース電極３及びドレイン電極４とショットキ接合ある
いはＰｎ接合されたゲートを極５からなる単位トランジ
スタが形成され、この単位トランジスタを所要出力で決
まる個数だけ一方向に並列に配列した構造罠なっている
。

これら単位トランジスタのソースｔ＆３．　　ドレイン
電極４及びゲート電極５０四橿の電極隣ｊ±は活性領域
２外でそれぞれ接続用導体（６〜８）によって電気的に
並列接続されている。なお３抽漬の′電極が平面上に配
列された構造であるため、ソース電極檄続用嬶体６とゲ
ート電極成恍用尋体８とは絶縁物等を介して交叉した構
造になっている。又これらの接続用４体（６〜８）は、
その一部を各電極（３〜５）と外部回路とを電気的に接
続するために必要な引出し線（ボンディングワイヤ）を
固層する場所としても用いられる。なお第２図中ソース
！他候絖用専体６．ドレイン１！他接続用尋体７の甲の
点−枠（９，１０）はそれぞれソース電極及びドレイン
１ａ他用ボンデイングワイヤを固層する位置を示す。

（発明が解決しようとする問題点） ところでゲートを極５をボンディングワイヤ等により外
部回路と接続する場合には、ゲート１！極接続用擲体８
から引き出し用導体１２を用いて活性領域２から離れた
位置にボンディングワイヤを固層する位置を設ける必要
がある（第２図点線枠］】）０このように設ける理由は
、ソース電極３を流れる電流の密度はエレクトロマイグ
Ｖ−ジョンな抑制するために許谷頭以下（通常、　４１
０５Ａ／ｃｍ２）　Ｋする必要、１１り、したがってソ
ース電極３とソース電極接続用導体６との接続点付近で
はｔ流が集中するところであシ、エレクトロマイグレー
ンヨンを起こさないように十分広＜＠ｃＡ）をとる必要
がある。又ソース電橿接続用専体６の寄生インダクタン
スを大きくしないためにも、接続点付近の幅α〜）があ
る程贋広いことが望ましい。−万ボンデイングワイヤを
接続用導体に固層するためには、ボンディングワイヤの
ワイヤ径で決まる固着面積がいる。例えば直径２５μｍ
のボンディングワイヤを使用する場合、その固着面積は
最低６０×６０μｍ　必要である。以上の点を考慮すれ
ば、従来の（Ｊ　ａ　Ａ　ｓ　Ｆ　Ｅ　Ｔ　ではゲート
電極のボンディングワイヤ固層域］１は導体引き出し用
導体１２を用いて、接続用導体８かも離れた位置に設け
ざるを得ない。

又缶周ｅ帯においてＧａＡｓ　ＦＥＴの高性能化を図る
には、ソース重亜接続用導体６及び接地用ボンディング
ワイヤによる寄生インダクタンスを極力減らす必要があ
る。その方法として第３図及び第４図（第３図のｘ−ｘ
’における−「面図）に示すように、ソース電極接続用
導体６内に半絶縁性（Ｊ　ａ　Ａ　ｓ基板１を負通する
孔］３（バイ−ホール）をエツチング等であケ、パイ７
ホール１３の内面に金属層１４を固層し、ソース電極接
続用導体６とＧ　ａ　Ａｓ基板１に設けられる接地用金
稿層１５とを電気的に接続して接地する方法、いわゆる
パイ７ホール方式が用いられている。ところでソースｔ
ｍのインダクタンスを低くおさえるためには、第３図の
バイアホール形成域（点線枠１３）をできるだけソース
電極３に近い位置に設ける必要がある。又バイアホール
形成域成には少なくともボンディングワイヤの固着面積
より大きな面積を必要とするために、第３図に示されて
いるように、ゲートのボンディング固層領域１１はゲー
ト１！他接続用導体８からさらに離れて設けざるを得す
、長い引き出し用導体】２を用いることを必要とする。

このように第２図及び第３図に示した従来のＧａＡｓＦ
ｇＴではゲート電極をボンディングワイヤを介して外部
回路と後続する場合、引き出し用導体を用いたパターン
を形成し、グー）［極接続用導体から離れた位置におい
てポンディングワイヤと固着するので、ＧａＡｓＦＥＴ
の高性能化を著しくさまたげる原因となる０すなわち、
引き出し導体によるインダクタンスは、ＧａＡｓＦ　Ｅ
　Ｔチップの入力インピーダンスを整合のとりにくい方
向（スミスチャート上で規格化コンダクタンス＝１の円
の外側）へ大きく動かしてしまう。この傾向は特にミリ
波帯（３０ＧＨｚ以上）の高周波において顕著になる０
このような状態ではインピーダンス整合をとるための回
路は非常に複雑になり、結果的にＧ　ａ　Ａ　ｓ　Ｆ　
ＥＴの出力及び利得を低下させ、かつ増幅帯域を狭帯域
にしてしまう口したがって高周波で高性能なＧａＡｓＦ
ＥＴｔｊｔ実現するためには、その寄生インダクタンス
を極力減らす工夫が安来される０そこで本発明は以上の
欠点を除去するもので、寄生インダクタンスを極力減ら
すことにより、高周波帯でインピーダンス整合をとり易
くし、１”　Ｅ　Ｔ本末の能力を引き出し易くし高性能
化が図れる電界効果型半導体装置を提供することを目的
とする。

〔発明の構成〕

（間融点な解決するための手段） 上記目的を達成するための不発明の構成を実施例に対応
する第１図を用いて説明する０本発明の電界効果型半導
体装置では、半絶縁性ＧａＡｓ基板１の活性領域２上に
形成されたａ数のソース１１Ｌ極３．ドレイン電極４．
ゲート電極５０四橿の電極同士を並列接続する場合、ソ
ース電極接続用導体６とドレイン電極接続用導体７は活
性領域２に対して則−側に設けられ、しかもソース電極
接続用導体６はドレイン電極接続用溝体７より活性領域
２に近い側に設けられる０又ゲ一ト電極接続用導体８は
活性領域２を侠んでソース電極接続用導体６及びドレイ
ン電極接続用導体７とは反対側に設けられることにより
構成される０さらに各接続用導体（６〜８）上に各電極
（３〜５）と外部回路を接続するボンディングワイヤの
固着域（点線枠９〜１１）が設けられることにより、谷
電惟と外部回路とがボンディングワイヤを介して接続さ
れている。

（作用） 第１図に示した本発明の電界効果型半導体装置において
、複数のソース電極、ドレイン電極。

ゲート電極の同種の電極同士を並列接続する場合、活性
領域の一万にゲート電極接続用導体のみが設けられるの
で、ゲート電極を他の回路と接続する際のボンディング
ワイヤの固着域がゲート電極接続用導体に設けられ、従
来の引き出し用尋体を設ける必要がなく、ゲート電極と
外部回路を接続する際の寄生インダクタンスを極力小さ
くできる０ （実施例） 以下本発明の一つの実施例としてＧａＡｓ　ＦＥＴの構
造を第１図を用いて説明する０半絶縁性半導体である半
絶縁性ＧａＡｓ基板１の表面上に活性９貝域２を選択的
イオン注入法により同一平面になる様に形成する０又こ
の活性領域上にオーム性接触のソース電極２及びドレイ
ン電極３と７ヨツトキ接合あるいはＰｎ接合からなるゲ
ート電極５からなる複数の単位電界効果トランジスタが
形成される。又この複数の単位トランジスタのソースｔ
！　３　、　　ドレイン電極４．ゲート電極５の同種の
電極同士は活性領域２外でそれぞれ接続用導体（６〜８
）により並列に接続され、ＧａＡｓ　ＦＥＴが構成され
る。なお接続用導体（６〜８）は第１図に示すように、
各ソース電極３を接続するソース電極接続用導体６と各
ドレイン電極４を接続するドレイン電極接続用導体７は
活性領域２に対して同一側に設けられる。しかもドレイ
ン電極接続用溝体７は引き出し用パターン１６によりド
レインを極４と接続され、ソース電極接続用導体６はド
レイン電極接続用導体７より活性領域２に近い側に設け
られる。又谷ゲート電極５を接続するゲート電極接続用
導体８は活性領域２を挾んでソース電極接続用導体６及
びドレイン電極接続用導体とは反対側に設けられる０さ
らに各接続用導体（６〜８）上に各を他（３〜５）と外
部回路とを接続するボンディングワイヤの固着域（点線
枠９〜］１）が設けられる。なおこの固着域（９〜１１
）に面層したボンディングワイヤを介して％電極は外部
回路に接続される。

ところでソース電極３は接地する心安があるが、この接
地力法としてソース電極接続用導体６を活性領域２にで
きるだけ近い位置に設け、ソース電極接続用４体６の下
の半絶縁性（Ｊ　ａ　Ａｓ基楢１を貫通させることによ
りバイアホールを形成し、このバイアホールの内部に金
属層を設け、との全極層を介してソース電極の接地を行
うバイアホール形式を用いることができる０なおこの場
合バイアホール形成のために形成域が必要であるが、こ
の形成域はボンディングワイヤの固層域よりも総じて面
積が大きいので、このためソース電極接続用導体６を大
きく形成する必要がある。これに伴いドレイン電他用引
き出し導体１６の長さが長くなり寄生インダクタンスが
生じるか、促米のゲート１他接続用４体による寄生イン
ダクタンスに比べて、ドレイン電極接続用導体による寄
生インダクタンスはＧａＡｓＦＥＴの時性劣１ヒへの影
響は著しく小さいため実用上問題ない。

又、半絶縁性ＧａＡｓ基板１と活性領域２とが選択的イ
オン注入法によって同一平面に形成されているのでエレ
クトロマイグレーションに対する高信頼化が図られてい
る。

なお上記実施例ではＧａＡｓＦＥＴについて説明したが
、本発明がＳｉ、ＩｎＰ等他の材料を用いたＦＥＴ及び
電力用ＭＭＩＣ（モノリンツタフイクロ阪集積回路）等
にも適用できることはいうまでもない。

〔発明の効果〕 以上述べたように本発明の構成によれば、複数のソース
電極、ドレイン電極、ゲート電極の同種の電極同士を並
列接続する場合、活性領域を挾んでソース電極接続用導
体とドレイン電極接続用導体を一万の側に、ケートｖ／
Ｌ他接続用導体を他方の側に設けることで、ゲート電、
極を他の回路と接続する際のボンディングワイヤの固着
域がゲート電極接続用導体に形成でき、従来の引き出し
用導体を設ける必安がなく、ゲート電極を外部回路に接
続する際の寄生インダクタンスを小さくできる。又、ゲ
ート電極接続用導体上に形成されるボンディングワイヤ
の固着域の数を増やすことができるので、ゲート電極を
外部回路に接続する際のインダクタンスを大幅に小さく
でき、インピーダンス整合をとるための回路設計が非常
に容易になる。又、ソース電極接続用導体をできるだけ
活性領域に近ずけて設け、あるいはソースを他接続用導
体にバイアホールを設けてソースを極を接地することに
より、ソース電極を接地する際の奇生ソースインダクタ
ンスな惨力抑えることができ、高周ｔＩｊｔ、ｗＪ作に
対して非常に有利である。父、半絶縁性半導体基板の表
面に活性領域を形成する際、選択的イオン注入法によっ
て形成することにより半絶縁性半導体基板と同一平面に
形成するので、活性領域と周りのＧ　ａ　Ａ　ｓ基板の
半絶縁性領域の境界には段差はできず、ここを横切るソ
ース１！他接続用専体の厚さが薄くなるようなことはな
く、このためエレクトロマイグレーションがおこりに＜
＜、電界効果型半導体装置の信頼性が向上する。

【図面の簡単な説明】

＃ＩＪ１図は本発明の電界効果型半導体製ｊｚの一実施
例を示すＧａＡｓＦＥＴの半面図、第２図及び第３図は
従来のＧａＡｓＦＥＴの平面図、第４図は第３図のｘ−
ｘ’で切断した断面図である。 ｌ・・・半絶縁性半導体基板、２・・・活性領域、３・
・・ソース１！を極、４・・・ドレイン＠ａ、５・・・
ゲート電極、６・・・ソース電極接続用導体、７・・・
ドレイン電極接続用導体、８・・・ゲート電＆接続用褥
体、１３・・・バイラホール。 代理人　弁理士　　則　近　憲　佑 同　　　　　竹　花　喜久男

Claims (4)

【特許請求の範囲】
1. （１）半絶縁性半導体基板表面に形成された活性領域上
   に複数のソース電極、ドレイン電極、ゲート電極を設け
   、さらに同種電極をそれぞれ接続用導体により電気的に
   接続して構成される電界効果型半導体装置において、 前記各ソース電極及び各ドレイン電極を接続するソース
   電極接続用導体及びドレイン電極接続用導体を前記活性
   領域の一方側に設け、前記各ゲート電極を後続するゲー
   ト電極接続用導体を前記活性領域を挾んで前記ソース電
   極接続用導体及び前記ドレイン電極接続用導体とは反対
   側に設けたことを特徴とする電界効果型半導体装置。
2. （２）前記ソース電極接続用導体が前記ドレイン電極接
   続用導体よりも前記活性領域に近い側に設けられたこと
   を特徴とする特許請求の範囲第（１）項記載の電界効果
   型半導体装置。
3. （３）前記ソース電極接続用導体の下の前記半絶性半導
   体基板を貫通させ、バイアホール方式により前記各ソー
   ス電極を接地することを特徴とする特許請求の範囲第（
   １）項又は第（２）項記載の電界効果型半導体装置。
4. （４）前記活性領域が、選択的イオン注入法によつて形
   成することにより、前記半絶縁性半導体基板と同一平面
   に形成されることを特徴とする特許請求の範囲第（１）
   項乃至第（３）項のいずれかに記載の電界効果型半導体
   装置。