JPS62219713A - Ｐｌｌ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はＰＬＬ装置に関し、特に電圧制御形発撮器を制
御するループフィルタの時定数を初期状態と定常状態と
で切換え、応答性を改善したものである。

（従来の技術） 周波数フィードバックの考えを利用した位相同１＋１１
ループ（ＰＬＬ）は、今日の集積回路の発達に伴い急速
に各種電子機器に応用され、特に通信機器には欠くこと
がことができない技術である。

第６図は上記ＰＬＬの一例を示す基本構成図である。Ｐ
ＬＬは、位相比較器１．ループフィルタ２および電圧制
御形発撮器３から成立ち、電圧制御形発振器３の出力４
を位相比較器１の一方の入力端にフィードバックするこ
とで、位相比較器１の他方の入力端に供給される参照信
号５の位相に出力信号４の位相を合せようとするもので
ある。

つまりＰＬＬの良否は、位相比較器１の出力する誤差電
圧をいかに早く小さくしその状態に安定させるかにある
。

ここで、ループフィルタ２は、参照信号５の位相をθｉ
、出力信号４の位相を００１位相比較器１の変換利得係
数を）（ｄとすれば、Ｋｄ　　（θ１−００）にて示さ
れる位相比較器１の出力電圧を平滑し、その出力電圧６
で電圧制御形発娠器３を制御する様能を果しており、系
の応答性を左右する重要な回路部である。

今、ループフィルタ２は、図に示すように反転増幅器７
を有し、この増幅器７（非反転入力端は省略）の反転入
力端と位相比較器１の出力端との間に抵抗Ｒ１を介装す
るとともに入・出力端間に抵抗Ｒ２およびコンデンサＣ
からなる直列回路を、反転増幅器７の帰還回路として接
続したアクティブフィルタとする。

このフィルタ２の反転増幅器７はその非反転入力端が仮
想接地されており、抵抗Ｒ１には位相比較器１からの誤
差電圧に比例した電流が流れる。

この電流は直流回路に流れ、同直流回路の両端電圧がル
ープフィルタ２の出力電圧として出力される。したがっ
て、ループフィルタ２の出力電圧６は、位相比較器１か
らの電流が、帰還回路の抵抗弁Ｒ２，およびリアクタン
ス分Ｃによって電流−電圧変換されたものであり、位相
比較器１の出力電圧とは時間的なずれを持っている。つ
まり、抵抗弁による電圧はＲ２／Ｒ１に比例し、リアク
タンス分による電圧は、遅れ位相となり、その等価イン
ダクタンスによる（１／Ｌ）ｆｄｔに比例する。

このようなルーブイルタ２は、上記抵抗Ｒ１゜Ｒ２およ
びコンデンサＣが以下のように応答性に関与している。

先ず、ループフィルタ２の伝達関数ＦＬ（ｓ）は、ＦＬ
（ｓ）＝’ｆビ巳コ」　　　　　・・・（１）１ＸＳ で表される。ただし、Ｔ１はＲ１ＸＣ，Ｔ２はＲ２ＸＣ
である。

又、電圧制御形発振器３は、入力電圧６（ｖＬとする）
と出力４の角周波数ω０との間には（＋３０　＝ＫＯＸ
′ｖＬ　　　　　　　　　　””　（２）（ＫＯは比例
定数） の関係があり、角周波数を時間で積分したものが位相と
なることから、電圧制御形発振器３の伝達関数ＦＯ（ｓ
）は、 ＦＯ（ｓ）＝’−２卦Ｊ　　　　　　　・・・（３）と
表わされ、 ＰＬＬの伝達関数Ｈ（ｓ）を示す式が、であることによ
り、この式（４）に式（１）。

（２）を代入すると、 Ｓｚ＋２ζωｎＳ＋ωｎ２ となる。ただしωｎは系の固有周波数、ζはダンピング
係数、Ｋはループ利（ｑ係数であり、それぞれ次式の値
である。

ωｎ＝（（・・・（７） ＴＩ ζ＝　Ｕヨ９０　　　　　　　　・・・（８）に＝Ｋｄ
　ＫＯ・・・（９） （６）式において、ｓ＝ｊωとし、ωｎで正規化した周
波数（横軸）に対する応答特性（縦軸）を求めると第７
図のようになる。

この第７図から分るように、パラメータζが大きい程周
波数特性が広くなり、引込み範囲も広く応答性が良好と
なる。逆にζを小さくすると周波数特性にピークを生じ
て応答は撮動的となり、引込むまでに時間を要すること
になる。又、ωｎを大きくＪれば、系の利得を高めるこ
ととなり応答性が良くなることは明らかである。しかし
、このωｎは系に適した値を越えて大きくすると安定性
を損なうという不都合を招く。

以上の理由により、ＰＬＬの回路定数Ｒ１゜Ｒ２，Ｃは
、Ｔ２を一定とした場合、Ｒ１を大きくするとダンピン
グ係数を大きくすることができるが、Ｒ１の値を小さく
し過ぎると、ωｎが大きくなり過ぎて反って系の安定化
が損われるという問題があった。そこで、このようなζ
、ωｎは安定性を損わない程度に大きく設定するのが普
通であった。尚このことは、抵抗Ｒ１，Ｒ２およびコン
デンサＣのみで構成する受動形フィルタにも当てはまる
ものである。

（発明が解決しようとする問題点） ところで、上記ＰＬＬの技術は、バースト状に送られる
参照信号で動作させたり、参照信号が不要な時間的変動
成分を多く含んでいる場合にも利用され、また最近の衛
星放送、ＣＡＴＶ放送受信システムにおける基準位相を
有するビットクロックの再生はＰＬＬ装置を用いて行な
われる。

このようなシステムでは送信側で、音声副搬送波をＰＣ
Ｍ変調されたデジタルデータで４相位相変調して送って
おり、その変調信号の基準位相を示す信号即ち、参照信
号は前記変調信号の先頭にバースト状に送られる。した
がって受信側では参照信号の来る間だけしか位相比較す
ることができず、このため素早い引込みと、引込み後の
安定性更に、広い周波数範囲での引込みという高性能な
応答性が要求される。

しかしながら、従来のようなＰＬＬ装置では、ζ、ωｎ
が一定であり、例えば素早い引込みに重点を置いた設計
を行えば、少しのジッタでも安定性が揺ぐという欠点を
持ち、系の応答性が悪くなりビット誤りの増加を来たす
。

そこで、上記のようなループフィルタを用いて、引込み
の初期状態と定常状態の時とで抵抗Ｒ１の値を切換える
ことが考えられるが、何時切換えるか、即ち正しい位相
に引込んだか否かの判定を与えるのが困難であった。

本発明は上記問題点を除去し、正しい位相に引込んだか
否かを確実に判定して高確度の位相同期性能を持つＰＬ
Ｌ装置を提供することを目的とする。

［発明の構成］ （問題点を解決するための手段） 本発明のＰＬＬ装置では、位相比較手段からの電圧に比
例した電流をそれぞれ導く値の異なる第１、第２の抵抗
およびこれら抵抗のいずれか一方を切換選択する切換回
路、更にこの切換回路からの電流が供給される第３の抵
抗およびコンデンサからなる直列回路を有し、この直列
回路の両端に生ずる電圧に基づいて前記電圧制御形発振
器を制御するループフィルタと、 前記コンデンサに充電すれる電流により位相同期状態を
判定して前記切換回路を切換制御し、前記コンデンサの
電流値が所定値より大きい状態では値の小さい第１の抵
抗を選択して引込み動作を早め、前記電流値が所定値よ
り小さい状態では１直の大きな第２の抵抗を選択してそ
の電流変化を抑制するループフィルタ制御手段とを具備
している。

（作用） 本発明のＰＬＬ装置において、ループフィルタの第１お
よび第２の抵抗は、切換回路を介して直流口路と選択的
に接続されることで、この直流回路に位相比較手段から
の誤差電圧に比例した電流を導く。そして、この電流が
直流回路の第３の抵抗によるレジスタンス分およびコン
デンサによるリアクタンス分によって電流−電圧変換さ
れたもの即ち、直流回路の両端電圧が、ループフィルタ
の出力電圧として電圧制御形発振器を制御する。

そして、ループフィルタ制御手段は、上記第３の抵抗の
電圧降下を検出することによりコンデンサに流れる電流
の状態を検出し、ＰＬＬが参照信号の位相に引込まれた
か否かの位相同期状態の判定が可能となる。これにより
、第３の抵抗の両端電圧が所定の電圧値より大きいとき
には、抵抗値の小さい第１の抵抗を選択してコンデンサ
に大きな電流が供給され、その充電が早められる。この
ため、上記段階での引込みが終わると、値の大きい第２
の抵抗に切換える。これにより、ＰＬＬの過渡応答は特
性を改善し、かつ同期状態を安定に保つことができる。

（実施例） 以下本発明を図示の実施例について説明する。

第１図は本発明にかかるＰＬＬ装置の一実施例を示°す
回路図である。

第１図において、第６図の回路と同一の機能を果す部分
は同一の符号を記づる。本実施例の特徴とする構成は、
第６図と同一の原理で構成されたループフィルタ２が、
切換選択可能な第１．第２の抵抗Ｒ１１，Ｒ１２を有す
ることと、コンデンナＣに直列に接続された第３の抵抗
Ｒ１３に、その両端に発生する電圧に基づいて前記第１
．第２の抵抗Ｒ１１，Ｒ１２を切換制御する回路を設け
たことにある。以下詳述する。

位相比較器１の出力端は、前記第１および第２の抵抗Ｒ
１１，Ｒ１２の各一端に接続され、これら抵抗Ｒ１１，
Ｒ１２の各他端はそれぞれ２端子切換スイツチ１１の第
１端子１１ａ、１１ｂに接続される。

尚、各抵抗Ｒ１１とＲ１２の抵抗値はそれぞれ異なり、
第１の抵抗Ｒ１１の方が第１の抵抗Ｒ１２より小さいも
のである。

前記切換スイッチ１１のコモン端子１１ｃは、反転増幅
器７の反転入力端（−）に接続されるとともに（非反転
入力端は省略）、第３の抵抗Ｒ１３の一端に接続される
。第３の抵抗Ｒ１３は、他端がコンデンサＣを介して反
転増幅器７の出力端に接続されるとともに、両端が差動
増幅器１２の第１゜第２入力端１２ａ、１２ｂに接続さ
れる。この差動増幅器１２の出力１２Ｇは、例えばウィ
ンドコンパレータ等で構成されるレベル判定回路１３に
入力され、レベル判定した出力１３ａはラッチ回路１４
のデータ入力端りに供給される。ラッチ回路１４のクロ
ック端Ｃには、タイミング回路１５からのクロックパル
ス１５ａが入力しており、このクロックパルス１５ａに
より制御されるラッチ出力１４ａは、前記切換スイッチ
１１の切換用制御信号としてループフィルタ２に供給さ
れるようになっている。

尚、ループフィルタ２の出力電圧６は電圧制御形発振器
３に入力して、その発振出力信号４の位相θ０を参照信
号５の位相θんに同期するように制御している。

本実施例は以上のように構成され、次にその動作を第２
図および第３図を参照して説明する。

第２図は上記実施例に用いたループフィルタ２の基本動
作を説明するための説明図である。この図において、抵
抗Ｒαは第１（または第２）の抵抗Ｒ１１（Ｒ１２）に
相当し、Ｒβは第３の抵抗Ｒ１３に相当している。この
ようなアクティブフィルタに、誤差電圧としての正また
は負の矩形状の入力波形が入ると、その応答出力はそれ
ぞれ八に示すような出力電圧波形（反転増幅器の仮想接
地点を基準）となり、ＰＬＬがロック状態に入る定常状
態ではコンデンサに流れる電流の変化は殆とんど零とな
ることが理解される。ここで、Ｂは第３の抵抗Ｒβの両
端電圧波形であり、この電圧の変化は上記電流に追随し
ている。したがって、第３の抵抗の両端電圧を監視して
いれば、定常状態に引込んだか否かが判定されるもので
ある。

本実施例は上記のようなループフィルタ２の特性を利用
してＰＬＬの同期状態を判定するもので、以下、ＰＬＬ
が参照信号に引込んでいない状態（初期状態）と引込み
後の定常状態との場合に別けて説明づる。

（１）初期状態 ループフィルタ２のダンピング係数ζに関係する第３の
抵抗Ｒ１３とコンデンサＣは、ＰＬＬが参照信号に引き
込んでいない状態では、コンデンサＣに電荷は蓄えられ
ておらず、ループフィルタ２の出力電圧６は、リアクタ
ンス分による電圧が小ざく、レジスタンス分によるもの
が支配的である。

その後、時間経過とともに徐々にコンデンサＣは第１の
抵抗Ｒ１１に比例した電流（位相比較器１の出力電圧に
比例した電流）によって充電され、ループフィルタ２の
出力電圧６には位相誤差が時間的に積分されたものが現
れてくる。

そして、参照信号に完全に追従した定常状態では出力信
号４と参照信号５どの位相差がある一定値となって、コ
ンデンサＣへの充電は停止する。

充電が停止しないとそれによる抵抗Ｒ１３の電圧降下が
位相誤差電圧として発生して永久に引込みが完了しない
からである。

したがって、初期状態のときの第３の抵抗Ｒ１３の両端
に発生Ｊる電圧は明らかに定常時の電圧よりも大ぎく、
差動増幅器１２はその入力に比例した電圧を次段のレベ
ル判定回路１３に供給する。

レベル判定回路１３には差動増幅器１２からの電圧１２
ｃと比較するための電圧が記憶されており、初期状態の
ときは当然前記電圧１２Ｇは比較用の電圧より例えば高
いレベルになる。これにより、レベル判定回路１３は、
ラッチ回路１４に電圧１２Ｃが比較用電圧より高い状態
を示すレベル（以下ハイレベルとする）の信号を供給す
る。ラッチ回路１４は、タイミング回路１５からのクロ
ックパルス１５ａによりで定期的にラッチ動作を行って
おり、前記ハイレベルの信号をラッチする。

このハイレベルのラッチ出力１４ａは、第１の抵抗Ｒ１
１を選択するようにループフィルタ２の切換スイッチ１
１を切換制御するものであり、こうして参照信号の位相
に同期していない初期状態（途中で同期が外れた過渡状
態を含む）では第１の抵抗Ｒ１１が選択される訳である
。

上記のごとく、第１の抵抗Ｒ１１が選択されるというこ
とは、コンデンサに大きな電流が供給されてその充電が
早められ、素早い引込みと、広い周波数範囲での引込み
を実現するダンピング係数ζおよびωｎを与えるもので
ある。

第３図（ａ）は、第１．第２の抵抗に所定の抵抗値を設
定した場合の誤差電圧の応答特性を各抵抗について比較
して示す特性図であり、Ｒ１１は第１の抵抗の特性を示
し、Ｒ１２は第２の抵抗の特性を示す。この図から分る
ように、第１の抵抗Ｒ１１の特性は第２の抵抗Ｒ１２よ
り急峻に誤差電圧Ｏの状態即ち、参照信号５の位相θん
と出力信号４の位相θＯとが一致する状態に近くなるこ
とを表している。尚、第３図（ａ）、（ｂ）において、
縦軸は誤差電圧、横軸は時間である。

（２）定常状態の動作、 （１）の動作により定常状態に近づくと、第３の抵抗Ｒ
１３の両端電圧は、コンデンサＣの充電が停止すること
で殆とんど０ｆｆｉ圧を呈する。このため、差動増幅器
１２からの電圧を受けるレベル判定回路１３は、ラッチ
回路１４に電圧１２ｃが比較用電圧より低い状態を示ル
ベル（以下ロウレベル−とする）の信号を供給するので
、ラッチ回路１４はこの信号をラッチして切換スイッチ
１１を制御し、第２の抵抗Ｒ１２を選択せしめる。

第２の抵抗Ｒ１２は、第１の抵抗Ｒ１１の値より大きい
ため、第３の抵抗Ｒ１３に導出する電流を小さく抑制す
ることができる。したがって、（１）の動作により定常
状態に近づいたときのコンデンサＣに流れる電流の変化
を抑え、より安定な状態に近づ＜ＰＬＬの動作を助ける
ことになる。

即ち、第２の抵抗への切換えは、ＰＬＬの引込み特性が
、第３図（ａ）の特性Ｒ１２に切替わることであり、こ
の特性Ｒ１２によれば、ダンピング係数ζおよびωｎを
安定性が損われない程度に小さくすることができ、位相
ロック状態を強制的にギーブすることがことができ、一
旦引込みが正しく行なわれた後は容易に同期が外れるこ
とがなくなる。尚、この場合第７図においてζを０．５
とするような周波数特性にピークを持つ特性に切換える
ものではない。

尚、第３図（ａ）において、矢印期間は外乱の発生した
期間であるが、本実施例による切換を行なわず、第１の
抵抗Ｒ１１を選択したままであると、Ｅに示づように誤
差電圧の変動を起こし、出力信号４の周波数純度が低下
するが、第２の抵抗Ｒ１２の切換えることで、第３図（
ｂ）に示ずように、ＰＬＬの応答特性を安定化すること
ができる。この図３（ｂ）で、時間Ｔ１は第１の抵抗Ｒ
１１から第２の抵抗Ｒ１２への切換時点を示し、切換に
より得られる誤差電圧特性はＴ１の後非常に安定してい
ることが理解される。

第４図は本発明の他の実施例を示す回路図であり、第１
図と同一要素には同一の符号を記す。

この実施例の構成上の特徴は、サンプル・ホールド回路
１６を設けたことにある。

叩ら、本実施例によるＰＬＬ回路は、ループフィルタ２
内において、前記切換スイッチ１１と反転増幅器７との
間に断続スイッチ１７を設けるとともに、ループフィル
タ２からの出力電圧６と前記サンプル・ホールド回路１
６からの出力電圧とを切換選択する２端子切換スイツチ
１８が配設され、この切換スイッチ１８からの電圧を電
圧制御形発撮器３に供給している。そして、これら断続
スイッチ１７．切換スイッチ１８およびサンプル・ホー
ルド回路１６は、それぞれタイミング回路１５からのク
ロックパルス１５ａ（ｂ）により互いに関連して制御さ
れる。尚、タイミング回路１５はラッチ回路１４を制御
することは第１図の場合と同様である。又サンプル・ホ
ールド回路１６はＳ／Ｈ切換えスイッチ１６１およびホ
ールド用索子１６２を主体に構成される。

又レベル判定回路１３は第１入力端１３ｂにループフィ
ルタ２の出力電圧６（ｄ）が供給され、第２入力端１３
Ｇに前記サンプル・ホールド回路１６の出力電圧ｆが供
給される。その判定出力りはラッチ回路１４の入力端り
に供給されている。

上記実施例の動作を第５図を参照して説明する。

尚、第５図において、（）］　）は参照信号５の発生タ
イミングを示し、（ｂ）、（ｃ）はクロックパルス１５
ａ、および断続スイッチ１７の断続のタイミングを示し
、（ｄ）はループフィルタ２の出力電圧波形、（ｅ）は
サンプル・ホールド（Ｓ／Ｈ）スイッチ１６１のＳＨの
タイミング、（ｆ＞はサンプル・ホールド回路１６の出
力波形、（ｇ）はレベル判定回路１３の出力レベルを示
し、（ｈ）は切換スイッチ１１の切換タイミングを示す
。

本実施例は、参照信号がバースト状に送られる場合にも
適するようにしたもので、各時間ｔ１〜ｔ６はバースト
信号の前後のエツジを示す。

本実施例の動作は、サンプル・ホールド回路１６を主体
とするＰＰＬの前置ホールド補ｔｍ動作と、レベル判定
回路１３の動作に分けて考えることがことができる。

（１）サンプル・ホールド回路を主体とする動作、 時間ｔ１ではバースト信号が発生した直後であるため、
ＰＬＬは初期状態にあり、切換スイッチ１１は第１の抵
抗Ｒ１１を選択している。又、断続スイッチ１７はバー
スト期間即ち、参照信号の有期間に続状態とされ、切換
えスイッチ１８は第１入力端子１８ａからの信号を選択
する。この状態は参照信号が連続である場合と同じ動作
であり、ループフィルタ２の出力電圧６は急速に系の安
定状態を示すレベル（図では０レベル）へと近付いてい
く（ｔ１〜ｔ２参照）。

時間ｔ２の直後バースト信号が欠訣する。これに呼応し
てタイミング回路１５のクロックパルスｂは、サンプル
・ホールド回路１６をホールド状態に切換え、断続スイ
ッチ１７を断状態に切換え、且つ切換えスイッチ１８を
第２入力端子１８ｂ側に切換える。つまり、バースト信
号の欠訣期間には系を開き、欠訣直前の電圧６のレベル
をホールドし、この前置ホールド出力Ｌ１で電圧制御形
発振器３を制御しているのである。

ところで、時間ｔ２直前の時点では、コンデンサＣへ比
較的大きな電流が供給されており、第３の抵抗Ｒ１３は
所定の電圧降下を有している。そして、断続スイッチ１
７が断状態にされると、′ｆＳ１の抵抗Ｒ１１から電流
が供給されなくなるために、その電圧降下は失われ、そ
の代りループフィルタ２の出力電圧の変動として現れる
。八Ｖはこの変動を示す。電圧レベル■１はコンデンサ
Ｃの両端に蓄えられた電圧のみから成る。

次に再びバースト信号が発生（時間ｔ３）すると、断続
スイッチ１７は続状態となるとともに切換えスイッチ１
８は第１入力端子１８ａに切換え、ループフィルタ２の
出力電圧は電圧ｖ１にΔＶが加算されて、引込み動作を
Ｖｌ−Δ■のレベルよりスタートさせる。このようにタ
イミング回路１５によって制御される各回路（サンプル
・ホールド回路１６等）は参照信号の有無に応じて上記
の動作を繰返す。

（２）レベル判定回路の動作、 レベル判定回路１３は、ラッチ回路１４がタイミング回
路１５からのクロックパルス１５ａで制御されることで
、断続スイッチ１７が続状態のときの電圧６を比較対象
とすることはなく、断状態即ちコンデンサＣの両？Ｉ′
ａ電圧のみがループフィルタ２の出力となる時の電圧６
とホールド出力ｆ１１とを比較している。換言すれば、
有効な判定出力９は断続スイッチ１７が断状態の時にえ
られる。

そしてしかも、その実質的な判定出力（ラッチ出力）１
４ａは、断続スイッチ１７が続状態即ち、バースト信号
が有る時に出力されて、第１の抵抗Ｒ１１から第２の抵
抗Ｒ１２に切換える。こうすることで、第３の抵抗Ｒ１
３の電圧降下による変動分Δ■が現れなくなった時を定
常状態に引込んだものと判定する訳である。このΔＶが
無くなるということは、ループフィルタ２の出力電圧が
ホールド電圧と等しくなることであり、コンデンサＣの
充電が停止したことを意味するからである。

今、期間１２〜ｔ３において、電圧６のレベルＶ１とホ
ールド出力レベルＬ１を比較した時、へＶ分によりＶ１
≠Ｌ１となる。したがってこの期間にレベル判定回路１
３は、引込みが完全ではないとしてハイレベルの信号を
発生し、次の期間ｔ３〜ｔ４でラッチされて以前として
第１の抵抗Ｒ１１を選択する信号を出力せしめるもので
ある。

尚、ラッチ回路１４は初期条件としてハイレベルの出力
を発生しているものとする。

続いて上記期間ｔ３〜ｔ４では、ループフィルタ２から
は第１の抵抗Ｒ１１に応答した電圧特性で引込みが行な
われ、サンプル・ホールド回路１６からサンプリング出
力ｆＳもこれに応答して発生する。

さて、時間ｔ４の直前のループフィルタ出力電圧６のレ
ベルＶ２は略Ｏレベルを示し、断続スイッチ１７を断状
態に切換えても、第３の抵抗Ｒ１３の電圧降下による変
動は発生しない。一方、サンプル・ホールド回路１６は
、この時のレベルＶ２゛をレベルＬ２としてホールドす
る。前記レベルＶ２とＬ２とは、期間Ｔ４〜Ｔ５の間で
比較され、Ｖ２＝１２と判定されて、レベル判定回路１
３よりロウレベルの信号Ｊ１が出力される。これにより
ラッチ回路１４は、次のバーストの発生と同時（時間ｔ
５参照）に第１の抵抗１（１１から第２の抵抗Ｒ１２に
切換える信号を発生する。（ｈ）はこの切替わりのタイ
ミングを示している。

こうして、本発明は初期状態より周波数純度の高い電圧
制御発振出力を得ることができる。

尚、本発明は上記各実施例に限定されず、特許請求の範
囲の精神を逸脱しない限り、種々の変形が可能であり、
例えばループフィルタはアクティブフィルタに限らず、
同一原理により構成される受動フィルタであっても良い
。

又、本発明はバースト状の参照信号への位相同期に適す
るばかりでなく、不要周波数成分を多く含む信号であっ
ても、引込み特性は勿論、安定性も良好である（第３図
す参照）。

［発明の効果］ 以上説明したように本発明によれば、ＰＬＬの引込を素
早く行え、且つ引込み後の安定な位相同期動作を行いう
るＰＬＬ装置が提供される。

【図面の簡単な説明】

第１図は本発明にかかるＰＬＬ装置の一実施例を示す回
路図、第２図および第３図は第１図の動作を詳説するた
めの説明図、第４図は本発明の伯の実施例を示す回路図
、第５図は第４図の動作を示すタイムチャート、第６図
および第７図は従来のＰＬＬ装置を説明するための説明
図である。 １・・・位相比較器、　　　２・・・ループフィルタ、
３・・・電圧制御形発振器、４・・・出力信号、５・・
・参照信号、　　　６・・・フィルチ出力電圧、１１．
１８・・・切換えスイッチ、 １３・・・レベル判定回路、 １４・・・ラッチ回路、　１５・・・タイミング回路、
１６・・・サンプル・ホールド回路、 １７・・・断続スイッチ、Ｒ１１・・・第１の抵抗、Ｒ
１２・・・第２の抵抗　　Ｒ１３・・・第３の抵抗、Ｃ
・・・コンデンサ。 代理人　　　弁理士　　則　近　憲　缶周　　　　　　
　　　　宇　　治　　　弘第２図 １＝０

Claims (2)

【特許請求の範囲】
1. （１）参照信号に位相同期した信号を発生する電圧制御
   形発振器と、 前記参照信号および電圧制御発振器からの信号が供給さ
   れ両信号の位相差に比例した電圧を発生する位相比較手
   段と、 この位相比較手段からの電圧に比例した電流をそれぞれ
   導く値の異なる第１、第２の抵抗、これら抵抗のいずれ
   か一方を切換選択する切換回路、この切換回路から前記
   電流が供給される第３の抵抗およびコンデンサからなる
   直列回路を有し、この直列回路の両端に生ずる電圧に基
   づいて前記電圧制御形発振器を制御するループフィルタ
   と、前記コンデンサに充電される電流により位相同期状
   態を判定して前記切換回路を切換制御し、前記コンデン
   サの電流値が所定値より大きい状態では値の小さい第１
   の抵抗を選択して引込み動作を早め、前記電流値が所定
   値より小さい状態では値の大きな第１の抵抗を選択して
   前記直流回路での電流変化を抑制するループフィルタ制
   御手段と、を具備したことを特徴とするＰＬＬ装置。
2. （２）前記ループフィルタ制御手段は、 前記切換回路と直列回路との間に介装され前記参照信号
   の欠缺期間に対応して断状態となり同信号の回復に伴っ
   て続状態となる断続スイッチと、このスイッチの断時直
   前の前記ループフィルタの出力電圧をサンプルホールド
   するサンプルホールド回路と、 前記断続スイッチの断時は前記ループフィルタの出力電
   圧に代えて前記サンプルホールド回路のホールド出力を
   電圧制御形発振器に導く切換スイッチと、 前記サンプルホールド回路のホールド出力と参照信号回
   復後の前記断続スイッチの続時のループフィルタの出力
   とをレベル比較し、両出力レベルの一致で前記第１の抵
   抗より第２の抵抗を切換選択せしめるレベル判定手段と
   、 を具備して成ることを特徴とする特許請求の範囲第１項
   に記載のＰＬＬ装置。